21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Virtex-6的时钟
返回列表 发新帖我要提问

Virtex-6的时钟

[复制链接]
2828|0
 楼主| azzzztec 发表于 2013-4-26 11:58 | 显示全部楼层 |阅读模式
时钟, virtex-6, AN, ov, 管脚
Virtex-6怎么定义the bank above/below？比如说对于bank 14，the bank above/below对应bank 13/15？
另外，如果要给4个或者4个以上的bank提供时钟，是不是必须通过全局时钟管脚输入？

回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

azzzztec

59

主题

157

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部