发新帖我要提问
返回列表
打印

verilog语法讨论

[复制链接]
1569|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hbicecream|  楼主 | 2013-5-5 18:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, model, ST, modelm, lm
model model_inst1（
  .clk(~inclk)
）

model model_inst2（
  .clk(~inclk)
）
////////////////////////////////////////////////////////////////////

assign a=~inclk;

model model_inst1（
  .clk(a)
）

model model_inst2（
  .clk(a)
）
两种写法编译结果一样吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mhanchen| | 2013-5-5 18:49 | 只看该作者
综合后的网表一样的，不过不推荐第一种写法，有的语法检查通不过

使用特权

评论回复 赏
板凳
hbicecream|  楼主 | 2013-5-5 18:53 | 只看该作者
能不能具体说说哪个语法有问题？

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2013-5-5 19:30 | 只看该作者
hbicecream 发表于 2013-5-5 18:53
能不能具体说说哪个语法有问题？

没有语法问题，可能会有工具认为他有问题。

使用特权

评论回复 赏
评分
参与人数 1威望 +4 收起 理由
feihong777 + 4
5楼
feihong777| | 2013-5-5 19:51 | 只看该作者
GoldSunMonkey 发表于 2013-5-5 19:30
没有语法问题，可能会有工具认为他有问题。

不错，学习啦

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hbicecream

19

主题

241

帖子

0

粉丝