发新帖我要提问
返回列表
打印

刚学verilog，问几个verilog小问题

[复制链接]
1767|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nm2012|  楼主 | 2013-5-9 22:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, SCALE, TI, times, 测试程序
1.timescale是可以随便写在任何一个模块前面么，还是一定要写在测试程序前呢？
2.几个模块一起调用时，不同的模块钱timescale不同，测试码中的时钟周期是那个呢/
3.可不可以把所有input，output都写成inout呢，这样语**错吗
求教啊，谢谢了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-5-9 23:46 | 只看该作者
1.`timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真 时的时间单位和时间精度，只有在仿真模块起作用。
2. 1已经回答你了。
3. 不可以

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nm2012

48

主题

212

帖子

0

粉丝