发新帖我要提问
返回列表
打印

用什么语言写fpga测试文件

[复制链接]
1777|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
502593045|  楼主 | 2013-5-12 08:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, verilog, verilo, ST, syste
大家好，
     我在内陆3线城市的小公司从事fpga应用开发的工作。担心自己没见过世面会成为井底之蛙。

     我一直在用verilog，最近听说了systemverilog，听说很强大。想请问大家，进行fpga开发时都是用什么语言写测试文件呢？学习systemverilog有必要吗？

    非常感谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-5-12 22:40 | 只看该作者
目前verilog和VHDL是主流，未来可能会SV成主流

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
502593045 + 1 很给力!
板凳
Tianya283| | 2013-5-12 23:00 | 只看该作者
我用VERILOG

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
502593045 + 1 很给力!
地板
kdurant| | 2013-5-12 23:27 | 只看该作者
感觉一般程序verilog基本够用

使用特权

评论回复 赏
5楼
huangxz| | 2013-5-13 09:37 | 只看该作者
我好多同事也是用verilog,写测试文件基本靠自动生成,在quartus先画好swf文件,再导出来就成了modelsim的测试文件了

使用特权

评论回复 赏
6楼
Backkom80| | 2013-5-13 13:15 | 只看该作者
听猴哥的没错。
:)

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2013-5-13 20:59 | 只看该作者
Backkom80 发表于 2013-5-13 13:15
听猴哥的没错。

;P必须的，贝壳

使用特权

评论回复 赏
8楼
Backkom80| | 2013-5-13 22:37 | 只看该作者
GoldSunMonkey 发表于 2013-5-13 20:59
必须的，贝壳

:lol

使用特权

评论回复 赏
9楼
GoldSunMonkey| | 2013-5-14 13:54 | 只看该作者
:)

使用特权

评论回复 赏
10楼
502593045|  楼主 | 2013-5-14 16:15 | 只看该作者
谢谢大家！21ic论坛很热闹啊

使用特权

评论回复 赏
11楼
ds911| | 2013-12-19 14:09 | 只看该作者
SV的抽象层次高点，如果希望测试平台的功能性强，SV写起来会容易点

使用特权

评论回复 赏
12楼
1072978274| | 2013-12-31 15:53 | 只看该作者
用的verilog做的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

502593045

21

主题

54

帖子

2

粉丝