发新帖我要提问
返回列表
打印

[请教]powerlogic作封装的时候nc引脚该怎么处理？

[复制链接]
2554|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
老树|  楼主 | 2007-5-9 15:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
POWERLOGIC, 引脚, 封装, pc, 芯片
刚刚开始用pads，在作封装的时候，我只作了有功能定义的引脚，no connect引脚都没有作处理，结果在调用的时候提示封装未完成

请问对于这些nc引脚如何处理比较好？并且在生成网表倒入pcb的时候，不会把不同芯片上的nc引脚看作成一个net。

谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

老树

5

主题

8

帖子

0

粉丝