发新帖我要提问
返回列表
打印

modelsim后仿真正确，但实际不对

[复制链接]
3149|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kdurant|  楼主 | 2013-5-13 21:08 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
modelsim, 后仿真, UART, 时钟, 功能仿真
没事干重写了一个uart的程序，功能仿真对，上板子一看自发自收都不对
单个字节，单个字节的发，就可以看出有的bit是错的
多个字节发的，错的就更严重了

做了后仿真，也没有看出问题
把时钟约束了下，Fmax=90MHz+++

现在我不知道该从哪里检查了

希望各位可以指点下方向

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xuehua230| | 2013-5-13 21:09 | 只看该作者
等待猴哥

使用特权

评论回复 赏
板凳
kdurant|  楼主 | 2013-5-13 22:00 | 只看该作者
无意中发现了问题

采用第一种写法得到UartClk，就会出问题
采用第二章写法得到UartClk，一切都正常

请教这两种写法有什么区别？

为什么后仿真里体现不出来呢？

使用特权

评论回复 赏
地板
huangxz| | 2013-5-13 22:21 | 只看该作者
kdurant 发表于 2013-5-13 22:00
无意中发现了问题

采用第一种写法得到UartClk，就会出问题

组合逻辑经常会出现毛刺,我以前也遇到过,还是使用同步设计比较好

使用特权

评论回复 赏
评分
参与人数 1威望 +2 收起 理由
GoldSunMonkey + 2 很给力!
5楼
Backkom80| | 2013-5-13 22:43 | 只看该作者
组合逻辑会出现毛刺。
产生的的原因是：clkcount各个位的变化不一致，使uartclk不准

使用特权

评论回复 赏
评分
参与人数 1威望 +6 收起 理由
GoldSunMonkey + 6 很给力!
6楼
kdurant|  楼主 | 2013-5-14 08:53 | 只看该作者
这个我可以理解

但后仿真为什么体现不出来呢

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2013-5-14 13:48 | 只看该作者
kdurant 发表于 2013-5-14 08:53
这个我可以理解

但后仿真为什么体现不出来呢

后仿的结果不一定使正确的。因为后仿体现不出线延时

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
xuehua230 + 3
8楼
GoldSunMonkey| | 2013-5-14 13:48 | 只看该作者
Backkom80 发表于 2013-5-13 22:43
组合逻辑会出现毛刺。
产生的的原因是：clkcount各个位的变化不一致，使uartclk不准 ...

是的啊

使用特权

评论回复 赏
9楼
kdurant|  楼主 | 2013-5-14 17:27 | 只看该作者
GoldSunMonkey 发表于 2013-5-14 13:48
后仿的结果不一定使正确的。因为后仿体现不出线延时

加入sdf文件的后仿真，体现不出延迟？

使用特权

评论回复 赏
10楼
lwq030736| | 2013-5-14 23:17 | 只看该作者
后仿真又没考虑接收端的时序及电路板的延时

使用特权

评论回复 赏
11楼
GoldSunMonkey| | 2013-5-15 15:00 | 只看该作者
kdurant 发表于 2013-5-14 17:27
加入sdf文件的后仿真，体现不出延迟？

当然体现不出来。

使用特权

评论回复 赏
12楼
GoldSunMonkey| | 2013-5-15 15:00 | 只看该作者
lwq030736 发表于 2013-5-14 23:17
后仿真又没考虑接收端的时序及电路板的延时

是的：）

使用特权

评论回复 赏
13楼
xuehua230| | 2013-5-15 23:33 | 只看该作者
猴哥 V5

使用特权

评论回复 赏
14楼
GoldSunMonkey| | 2013-5-16 23:05 | 只看该作者
恭喜啦

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kdurant

25

主题

279

帖子

0

粉丝