25
279
844
高级技术员
使用特权
336
1100
助理工程师
未命名.jpg (62.65 KB )
下载附件
2013-5-13 21:58 上传
176
4918
1万
资深工程师
kdurant 发表于 2013-5-13 22:00 无意中发现了问题 采用第一种写法得到UartClk,就会出问题
0
1619
5292
VIP会员
264
实习生
kdurant 发表于 2013-5-14 08:53 这个我可以理解 但后仿真为什么体现不出来呢
Backkom80 发表于 2013-5-13 22:43 组合逻辑会出现毛刺。 产生的的原因是:clkcount各个位的变化不一致,使uartclk不准 ...
GoldSunMonkey 发表于 2013-5-14 13:48 后仿的结果不一定使正确的。因为后仿体现不出线延时
9
651
2033
初级工程师
kdurant 发表于 2013-5-14 17:27 加入sdf文件的后仿真,体现不出延迟?
lwq030736 发表于 2013-5-14 23:17 后仿真又没考虑接收端的时序及电路板的延时
发表回复 本版积分规则 回帖后跳转到最后一页
发帖类勋章
时间类勋章
人才类勋章
等级类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号