发新帖我要提问
返回列表
打印

V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作

[复制链接]
2032|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
colorjuncn|  楼主 | 2013-5-15 00:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ChipScope, DDR, dc, CD, vi
十分诡异的问题ISE13.2，用手动生成ICON、ILA、VIO单跑DDR2以及接口没有问题。将工程交给客户，客户添加自己的模块，客户使用CDC方式的CHIPSCOPE，将phy_init_done抓出来看结果是不变高不工作。后来去掉CDC和DDR相关的部分DDR就能正常工作。DDR初始化只需要sys_clk 和200M的时钟就能完成，为什么CDC能影响V6的DDR初始化呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-5-15 15:07 | 只看该作者
可能他连到了他不能看的位置上了

使用特权

评论回复 赏
板凳
LMQQ| | 2013-5-15 23:25 | 只看该作者
应该是吧，这个我遇到过

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2013-5-16 23:07 | 只看该作者
LMQQ 发表于 2013-5-15 23:25
应该是吧，这个我遇到过

等待他的回复

使用特权

评论回复 赏
5楼
colorjuncn|  楼主 | 2013-5-21 07:58 | 只看该作者
LMQQ 发表于 2013-5-15 23:25
应该是吧，这个我遇到过

请问后来怎么解决的呢？

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2013-5-21 21:23 | 只看该作者
colorjuncn 发表于 2013-5-21 07:58
请问后来怎么解决的呢？

看我的回复

使用特权

评论回复 赏
7楼
干吧得| | 2013-12-21 22:24 | 只看该作者
我也在调ddr2,xilinx 的v6 fpga ,我用了ise 产生的mig里面的eaxmple_design去测试ddr2，我已经给example_design系统时钟、参考时钟和复位信号，一直没有出phy_init_done信号，这会是什么原因。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

colorjuncn

2

主题

9

帖子

0

粉丝