V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作

发表于 2013-5-15 00:01

十分诡异的问题ISE13.2，用手动生成ICON、ILA、VIO单跑DDR2以及接口没有问题。将工程交给客户，客户添加自己的模块，客户使用CDC方式的CHIPSCOPE，将phy_init_done抓出来看结果是不变高不工作。后来去掉CDC和DDR相关的部分DDR就能正常工作。DDR初始化只需要sys_clk 和200M的时钟就能完成，为什么CDC能影响V6的DDR初始化呢？

发表于 2013-5-15 15:07

可能他连到了他不能看的位置上了

发表于 2013-5-15 23:25

应该是吧，这个我遇到过

发表于 2013-5-16 23:07

LMQQ 发表于 2013-5-15 23:25
应该是吧，这个我遇到过

等待他的回复

发表于 2013-5-21 07:58

LMQQ 发表于 2013-5-15 23:25
应该是吧，这个我遇到过

请问后来怎么解决的呢？

发表于 2013-5-21 21:23

colorjuncn 发表于 2013-5-21 07:58
请问后来怎么解决的呢？

看我的回复

发表于 2013-12-21 22:24

我也在调ddr2,xilinx 的v6 fpga ,我用了ise 产生的mig里面的eaxmple_design去测试ddr2，我已经给example_design系统时钟、参考时钟和复位信号，一直没有出phy_init_done信号，这会是什么原因。

V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作

相关帖子

浏览过的版块

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

偶尔光临