[分享]FPGA设计经验教训杂谈

发表于 2007-9-25 11:19

做FPGA设计的工作也有一段时间了,有过问题迎刃而解的快乐,也有过苦苦寻求结果和答案的痛苦历程.现在就把我个人曾经在项目中经常遇到的问题和犯的错误总结一下.希望对大家有启示和帮助: 1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系. 2) 若FPGA设计中,有全数字锁相环,那么要用示波器测试一下全数字锁相环是否锁定.保证全数字锁相环时正常工作的 3)扇出很大的信号,尽量使用全局时钟资源. 4)如果系统的时钟频率较高时,尽量采用同步设计. 5)您检查代码和硬件电路很常时间都未果时,那么看看您的FPGA的引脚分配是否有错误.我前几天的一个项目就是有一根SRAM的地址线分配错了.郁闷了我一周多.[/url]

发表于 2007-9-27 08:24

发表于 2010-3-24 22:12

跟楼上情况差不多

发表于 2010-3-24 22:18

是在呵呵。。

发表于 2010-3-30 11:33

顶一下~

发表于 2010-3-31 14:38

不明真相不过有用

发表于 2010-4-4 17:57

很好学习中

发表于 2010-4-5 11:16

辛苦的学习

发表于 2010-4-9 22:30

还在苦苦寻求结果和答案的痛苦历程中

发表于 2010-4-10 18:27

本人还是初学者，不太懂，不过以后肯定有用先收藏了

发表于 2010-4-12 19:34

完全懵懂中~

发表于 2010-4-12 21:24

云里雾里，都酷了，可惜楼下的小弟们都看不懂，唉

发表于 2010-4-13 14:15

好东西

发表于 2010-4-17 13:05

看不太懂

发表于 2010-4-29 17:29

FPGA，好难学啊，希望尽快入门啊！

[分享]FPGA设计经验教训杂谈

相关帖子

不太懂，不过还得帮楼主顶

浏览过的版块

核心会员奖章

沉静之湖泊

经常做客

晶莹之水滴

常驻人口

技术奇才奖章

技术新星奖章