发新帖我要提问
返回列表
打印

用FPGA 输出的矩形波上升沿和下降沿都有毛刺，怎么解决？

[复制链接]
5669|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zp1982|  楼主 | 2007-11-26 18:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 矩形, 布线, 晶振, 电路
用FPGA 输出的矩形波上升沿和下降沿都有毛刺，怎么解决？
测晶振输出端波形的波谷和波峰处均有抖动，是电路设计的问题还是布线啊？怎么解决呢？ 

使用特权

评论回复 赏

相关下载

相关帖子
沙发
王紫豪| | 2007-11-26 18:55 | 只看该作者

你说的是过冲吧？这个是正常现象！

使用特权

评论回复 赏
板凳
weimd| | 2007-11-26 21:47 | 只看该作者

串电阻

串电阻会好些
不过是以牺牲电压上升时间为代价的

使用特权

评论回复 赏
地板
王紫豪| | 2007-11-26 22:19 | 只看该作者

时钟要得其实就是那个“沿”，没关系的！

使用特权

评论回复 赏
5楼
pk.kong| | 2007-11-26 22:46 | 只看该作者

用PCB软件仿真看看,是否影响,计算一下.

如果有影响,就用终端匹配.
软件提供若干种匹配方法,看那种效果好,有好实现.
我这样做的,ad6有这类的仿真,candence也有 .

使用特权

评论回复 赏
6楼
zp1982|  楼主 | 2007-11-28 16:05 | 只看该作者

软件提供若干种匹配方法？

谢谢各位了。
5楼说的“软件提供若干种匹配方法”主要是指什么啊？

使用特权

评论回复 赏
7楼
syzdq| | 2007-11-29 09:31 | 只看该作者

过冲如果不引起逻辑翻转或IC栓锁甚至烧坏，不端接也行。

当然也不能太临界。
相关知识请自己查SI（信号完整性）。

使用特权

评论回复 赏
8楼
zp1982|  楼主 | 2007-11-29 11:07 | 只看该作者

感觉好象是振荡啊

仔细看了一下输出波形，感觉好象是振荡啊，持续时间有0.5uS左右才逐渐稳定下来。

使用特权

评论回复 赏
9楼
syzdq| | 2007-11-29 11:57 | 只看该作者

已经产生振铃的话就要端接。

使用特权

评论回复 赏
10楼
zp1982|  楼主 | 2007-11-29 18:47 | 只看该作者

端接 是什么意思啊？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zp1982

5

主题

9

帖子

1

粉丝