打印

Spartan6接高速AD中的两个问题

[复制链接]
2073|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
iampeter|  楼主 | 2013-6-2 18:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
       1.以前使用LX45接高速AD,AD的输出电压和FPGA bank电压都是3.3V,现在要改为1.8V,所在bank的IO供电改为1.8V,辅助供电还是3.3V会不会有问题,在手册里也没有说的很详细,有可能我没看到,如果用2.5V是肯定没问题的,我使用的是LX45的bank3!
       2.由于前期测试发现AD输出的随路时钟辐射超标,现在做了以下一些处理:
a.将AD输出的时钟线走内层,上下包地,走线劲量短,AD的输出电平改为1.8V,降低了输出的幅度。
b.在AD时钟和数据线布线方面考虑阻抗匹配。
FPGA和AD如何阻抗匹配,AD的输出阻抗,FPGA的输入阻抗需要怎么匹配?不知道大家有没有什么意见?

相关帖子

沙发
iampeter|  楼主 | 2013-6-3 12:43 | 只看该作者
猴哥怎么看???

使用特权

评论回复
板凳
iampeter|  楼主 | 2013-6-4 11:45 | 只看该作者
iampeter 发表于 2013-6-3 12:43
猴哥怎么看???

猴哥不在?

使用特权

评论回复
地板
zbhbyc| | 2013-6-4 11:59 | 只看该作者
辅助电压计3.3v应该是没问题的。

使用特权

评论回复
5
iampeter|  楼主 | 2013-6-6 00:02 | 只看该作者
辅助电压的问题解决了,关键是第二个?有人做个阻抗匹配吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

138

帖子

1

粉丝