高速AD导致地上辐射超标的问题

只看该作者 · 2013-6-2 21:46

我是用的是ADI的AD9629与FPGA相连，板卡测试时发现地上有30M倍频的干扰，达到-60dbm左右，幅度还很大直接耦合到了设备的射频部分，导致测试时在30M倍频的频点测试有误差，起初怀疑是AD的时钟输入的问题，后来直接使用信号源输入30M，地上的30M谐波还是存在，单独给时钟芯片供电输出30M地上的谐波不存在！最后定位为AD输出的30M随路时钟带来的谐波，现做了以下改进：
1.AD输出时钟由3.3V降为1.8V。
2.AD时钟与FPGA的距离尽可能的近。
3.AD时钟和数据走内层直接用地包裹。
不知道这些方法是不是可以降低地上30M谐波分量，大家看看问题是不是AD30M输出引起的，这样解决可以吗？还有没有更好的办法？AD的输出的数据和FPGA之间需要做阻抗匹配吗？貌似只有在线宽上匹配一下，中间也不好加什么器件吧！大家畅所欲言！！！

只看该作者 · 2013-6-2 23:31

可以增加模块的屏蔽，或增加板卡的整体屏蔽

只看该作者 · 2013-6-2 23:43

DC/DC隔离一下，单独供电，可能也有效果

1万 · 2013-6-3 09:09

本帖最后由 jlass 于 2013-6-3 09:10 编辑

30M随路时钟
应该说频率并不是很高，怎么会造成30M倍频的干扰。
我怀疑你会不会是包地处理的不规范，不进行包地处理可能效果会更好（30M的信号线和其他所有的信号线隔开100mil以上），你可以在原先的板子上尝试一下

只看该作者 · 2013-6-3 11:54

检查布线，是不是信号反射和衰减比较严重，离其他信号是不是太近

只看该作者 · 2013-6-3 12:30

本帖最后由 grasswolfs 于 2013-6-3 12:32 编辑

AD芯片随路输出的信号是正弦波还是方波？一般差分线会好一些，但是如果是方波，很容易出现谐波问题，查看一下差分布线，地层分割，线宽和线间距，个人感觉尽量还是少用过孔，走内层也不一定会好。

只看该作者 · 2013-6-3 12:51

AD的时钟线在物理上离数据线就很近，没有办法离太远，AD输出的时钟基本上是方波！
反射和衰减如何检查，望明示！！！
下图是顶层的PCB，第二层是地层！
上方组排连接了12bit的数据线，旁边就是时钟线和过载指示，大家看看吧！！！
[

只看该作者 · 2013-6-5 15:54

iampeter 发表于 2013-6-3 12:51
AD的时钟线在物理上离数据线就很近，没有办法离太远，AD输出的时钟基本上是方波！
反射和衰减如何检查，望 ...

额，看来是单端的数据线和时钟，各数据线不一样长是个问题，好在速率不高，另外时钟是方波就肯定会有谐波的，没看到地层，很有可能底层因为做模数分割，在数据线和时钟下方切断了，没有最近的电流回路，时钟噪声只能扩散到整个大地了

只看该作者 · 2013-6-5 21:49

1，AD芯片的地需要做隔离，也就是与系统地采用单点连接的方式。
2，时钟芯片的电源和地需要做单点的处理也可以加bead来达到单点的方式。

只看该作者 · 2013-6-5 23:38

grasswolfs 发表于 2013-6-5 15:54
额，看来是单端的数据线和时钟，各数据线不一样长是个问题，好在速率不高，另外时钟是方波就肯定会有谐波 ...

有好的建议吗？如果在数据线附近就近单点与数字地连接是不是好点？
地在下一层，不过也是在阻排附近给分开了！！！

只看该作者 · 2013-6-5 23:41

acute1110 发表于 2013-6-5 21:49
1，AD芯片的地需要做隔离，也就是与系统地采用单点连接的方式。
2，时钟芯片的电源和地需要做单点的处理也 ...

与系统地要单点，与数字地也要单点吧？
时钟芯片地使用磁珠处理？我一般都是和AD一样，接到下层的模拟地上！！！
望大侠们详解！！！

只看该作者 · 2013-6-5 23:44

现在比较迷茫，地太多了不知道怎么接了！！！
输入的电源地，模拟地，AD地，数字地，还有屏蔽地！！！

只看该作者 · 2013-6-5 23:54

AD和数字部分有辐射所以用屏蔽壳，模拟部分也要屏蔽隔离！
模拟部分的屏蔽接模拟地。数字部分和AD的屏蔽壳怎么接？AD地与数字地单点连接，与电源地呢？
求详解！！！

只看该作者 · 2013-6-5 23:58

还是在输入端单点接地吧

只看该作者 · 2013-6-6 09:21

iampeter 发表于 2013-6-5 23:38
有好的建议吗？如果在数据线附近就近单点与数字地连接是不是好点？
地在下一层，不过也是在阻排附近给分 ...

之前我看过一些高速布线经验说在低速情况下，数字地和模拟地分割时好的，高速布线就不是这样了，感觉是时钟没有直接地回路然后在整个大地扩散了，试试时钟旁边飞一根伴随地线看看有没有改善吧

只看该作者 · 2013-6-6 09:23

iampeter 发表于 2013-6-5 23:54
AD和数字部分有辐射所以用屏蔽壳，模拟部分也要屏蔽隔离！
模拟部分的屏蔽接模拟地。数字部分和AD的屏蔽 ...

AD地和数字地单点磁珠，30M信号谐波回路阻抗太高，只能满板子跑了

只看该作者 · 2013-6-6 09:26

grasswolfs 发表于 2013-6-6 09:23
AD地和数字地单点磁珠，30M信号谐波回路阻抗太高，只能满板子跑了

AD地单独隔离怎么样？使用磁阻！！！让30M不要出去！

只看该作者 · 2013-6-17 12:53

从结构屏蔽上处理，会有比较好的效果

只看该作者 · 2013-6-18 21:04

根本问题是你的时钟线上送出去的电流没有一个低阻抗的回流路径。你完全可以为你的时钟线在AD模块与数字模块之间单独架设一根地线，为时钟线上的电流创造一条低阻抗的回流路径。
还有，你的AD地与数字地之间为何要用磁珠？你这个磁珠的高频阻抗较高，会导致你AD输出的数字信号的高频谐波电流不得不走板子上其他耦合路径回到源头，岂不是会造成额外的辐射？
我的建议：取消磁珠，直接单点连接。

只看该作者 · 2013-6-19 10:54

检查布局和叠成关系，一般都是这两个问题。再仔细阅读以下所有的芯片的技术资料。一定能看出问题。这里没有图片不好分析。祝您好运。

高速AD导致地上辐射超标的问题

相关下载

相关帖子

涓涓之细流

以坛为家

技术高手奖章

无冕之王奖章

沉静之湖泊

技术导师奖章

七世轮回

核心会员奖章

坚毅之洋流

技术领袖奖章

技术奇才奖章

湍急之河流

精华达人奖章

奔腾之江水

突出贡献奖章

技术新星奖章