本帖最后由 gaoyang9992006 于 2013-6-13 12:34 编辑
8508.PLL Performance, Simulation, and Design.PDF
(5.55 MB)
想成为高手必须学的好东西:lol
解释一下,有部分人不知道啥是PLL
锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“锁相”(Phase-locked)。
利用锁相环技术可以设计倍频电路,以及相位锁定电路,频率发生器,波形发生气。很神气的。 |