TI上有个**DSP接两片DDR2的

只看该作者 · 2008-12-26 17:26

两片DDR2 -400，控制线和地址线都并联使用，两个16Bit数据合并当作32位的数据，哪位对布线拓扑有经验请指教。关于SSTL1.8的并联终端采用何种拓扑布线比较好。我现在源端引出线后，在靠近DDR芯片处串联33电阻后再给两个终端分叉，均为等长，且分叉尽量短，结果眼图效果不太好。

只看该作者 · 2008-12-26 18:18

《快快乐乐跟我学高速PCB设计》
        2008/04/28  asdjf@163.com  www.armecos.com

    “12层电路板怎么画啊？”
    “2.5GHz的高速电路怎么布线才能稳定工作？”
    “BGA芯片下面怎么布线？孔怎么打？线宽如何确定？”
    “我想做i-ram2，但是以前只画过SDRAM，不知道DDRII电路怎么布，咋办？”
    “如何画手机主板？PC机主板？PCI采集卡？通信背板？ARM9核心板？千兆网络接口？”
    ......

    随着技术的不断发展，高速多层电路越来越流行，学会这项技术就意味着更高的薪酬，更好的发展前景，即使是低速电路，由于芯片工艺的进步，信号边沿越来越陡峭，也需要按照高速电路来分析，但是，目前国内大多数硬件工程师都属于“自学成材”，没有经过专业系统的训练，再加上有些技术属于“概不外传”的绝招，导致初学者没有设计思路，面对复杂的高速电路一头雾水，看不懂图纸，不知如何下手。下面我将高速PCB设计经验和心得体会系统地呈现给大家，希望能对你有所帮助。

    简单说，画PCB就是画画儿，画一些点、线、面几何图形，研究其抽象的拓扑结构。然而，为了画PCB，我们还要做些额外的辅助工作：体系架构设计；IC/FPGA设计；绘制原理图；生产；测试；模具。高速PCB更是需要复杂的信号数学模型来指导我们的设计，绝不是一件简单的工作。好的PCB要：可靠、可生产、可测试、可维护。

    ======
    | 点 |
    ======
    观察PCB上的图形，首先会注意到存在大量的“点”，包括：
    过孔
    引脚焊盘
    MARK点
    ICT测试点
    安装孔
    ......
    这里要谈的内容是：盲孔、埋孔、过孔；过孔会引起阻抗不连续；过孔载流量和周长的关系；板厚孔径比；BGA下的过孔；多个过孔共享一条线；金属化与非金属化；中心孔、焊盘、热焊盘优选尺寸(电地完整性)；MARK点的识别、共享，何时需要MARK点；ICT定位孔要求；ICT测试点要求；多点接地；马蹄形孔(跑道孔)；堵绿油工艺；点线间距；十字花盘......

    ======
    | 线 |
    ======
    其次，你会看到大量的“线”，线的属性有：
    长、宽、高(厚)
    线间距
    导角
    传输线模型
    延迟
    ......
    这里你要知道的是：最大/最小线长度；等长线；线宽和阻抗的关系；线宽铜厚温度和载流量的关系；3W规则；1盎司铜重相当于多少um；圆弧走线；微带线和带状线；表面信号线和板内信号线的延迟时间(ps/英寸)......

    ======
    | 面 |
    ======
    最后，关于“面”，就是布局。
    布局的关键是先确定固定的接口接插件位置，再根据冷热、高速低速、重要次要均衡分布原则调整各元器件位置。

    ============
    | 拓扑结构 |
    ============
    了解了点线面就可以开始布局了，常用的拓扑结构有：
    星型
    菊花链
    树枝
    点对点
    ......
    各种结构各有优缺点、限制条件和适用范围，我们会详细论述。

    ============
    | 层叠结构 |
    ============
    在画板之前要先确定层叠结构，这里我们会举例说明4层、6层、8层、16层板的层叠方法，以及通过一个4层板说明如何辨别层叠的好坏。部分内容如下：

    首先，要划分层叠结构，为了方便设计，最好以基板为中心，向两侧对称分布，相临信号层之间用电地层隔离。
    层叠结构(4层、6层、8层、16层)：
    对于传输线，顶底层采用微带线模型分析，内部信号层用带状线模型。6层/10层/14层/18层基板两侧的信号层最好用软件仿真，比较麻烦。
    6层/10层/14层/18层等基板两侧是信号层，没有电地隔离，需要注意相临层垂直走线和避免交流环路。
    如果还有其他电源，优先在信号层走粗线，尽量不要分割电地层。

    =====    玻璃纤维基板
    -----    FR4绝缘介质材料
    S(*)     信号层(层号)
    TOP      顶层信号层
    BOTTOM   底层信号层

    TOP          TOP          TOP        TOP
  -------      -------      -------    -------
    GND2         +5V          +5V       +3.3V
  =======      -------      -------    -------
    +5V          S3           S3          S3
  -------      =======      -------    -------
   BOTTOM        S4           GND4       GND4
               -------      =======    -------
                 GND5         GND5        S5
               -------      -------    -------
                BOTTOM        S6        +1.5V
                            -------    -------
                             +3.3V        S7
                            -------    -------
                             BOTTOM      GND8
                                       =======
                                         GND9
                                       -------
                                         S10
                                       -------
                                        +1.0V
                                       -------
                                         S12
                                       -------
                                        GND13
                                       -------
                                         S14
                                       -------
                                        +1.8V
                                       -------
                                        BOTTOM

    一个四层板的层叠设计方案，确定哪种最好：
         第一种     第二种        第三种
Layer1    Signal     Gnd          Gnd
Layer2    Gnd/Pwr    Signal/Pwr   Signal
Layer3    Pwr/GND    Signal/Pwr   Signal
Layer4    Signal     Gnd          Pwr

    更多内容可以看www.armecos.com**中心里的《PCB多层电路板设计与制作指导》。

    ============
    | 电地分割 |
    ============
    在电源种类比较多的情况下，就需要在同层开槽分割电地平面，分割导致电流回流路径被阻断，跨越分割的线上阻抗不连续，如何减少分割的影响呢？这里给出若干解决方法。有时，分割的影响是有益的，例如：RJ45网络插座变压器下面的分割可以减少网线上传导的干扰，此时，我们就要充分利用分割的优点。

    一些相关内容：
    正片/负片、压差、分割区内走线，完整电地平面......
    FR4-------2.5G-5G
    Rogers----10G

    ==========
    | 接插件 |
    ==========
    这个有什么可讲的，不就是一些2mm欧式插座，PMC插座之类的东西嘛！其实，接插件的学问可大了，为什么有些人设计的板子不稳定？为什么抗干扰能力差？有部分原因就是由接插件引起的。

    首先要注意的就是引脚排布，重要信号线两边放什么，对端放什么，高速信号线周围放什么信号，特别讲究。有些人在时钟信号线对面放高速信号；1A电流只用一两根引脚接入；重要信号线周围不分配多余的保护地线等等，如果引脚分布不合理，即使板子内部设计得再好，也不能保证整个电路稳定工作。光引脚分布合理还不成，下面的引出线也大有讲究，就拿电源引脚来说，虽然为1A电流分配了多个引入脚，但是怎么把这个电流引到板子上呢？过孔打几个，线多粗，如何保证电地通道完整性？要不要铺铜？等等。

    其次，要注意封装。你知道有几种封装呢？
    一种是丝印封装，就是印在板子的器件外型丝印，这个照着手册就可以画出。
    有人倒是按照手册画出了丝印封装，但是做回板子后器件却装不上，原来该器件的外型比丝印大，其他小器件被焊接在这个器件下面了，这就是第二种封装---外型封装。
    器件终于被安装到板子上了，可是接头却比插座大，因为周围器件影响，插不上。这就是忽略接头封装造成的后果。
    即使接头封装合适，能插在牛头插座上，但是牛角打开后会占用更大的空间，两个牛头插座靠得太近的话，可能卡子打不开，这是忽略工作封装的后果。
    ......
    封装共有九种之多，你知道几种呢？如果你知道的不全，是不是就不敢保证“一版成功”？光少做几版省下的钱就够你参加几次培训的了，是不是？

    最后，要了解到底是压接好还是焊接好？内存条平插、斜插、竖插哪种好？(从占用空间大小、散热、稳定性等方面考虑)

    一些插座类型：PMC、PCI、CPCI、DIMM、SODIMM

    ================
    | 其他重要内容 |
    ================
    限于篇幅，有些非常重要的内容这里只简单概括地罗列一下：

    时钟---这是非常重要的内容！
           源同步时钟模式；公共时钟模式：建立/保持时间
           始端匹配；终端匹配；点对点
           时钟分配驱动：0 jitter抖动；0 delay延时；环回；电压；频率上限
           晶体、晶振布线要点
           时钟线长度、线宽、线延时、线间距，周围留出空间，圆弧走线
           频率、精度
    电源---功率(标称、额定、最大、平均、峰值)
           上电时间
           上电顺序：现在复杂CPU芯片上电有顺序要求
           纹波
           种类：core、I/O、AVCC/AGND、PLL供电
           上电复位
           板上位置(噪声、散热、结构)
           AC/DC、DC/DC、LDO线性(从功耗、响应速度、电路简单性、噪声、适用性等几个角度考虑)
           滤波，电流大小、线宽，分割，层叠结构
    复位---上电复位
           电源监控
           手动复位
           看门狗
           系统复位、全局复位、局部复位
           FPGA加载控制与全局复位
    总线---总线架构优于CPU选型
           效率、健壮性
           PCI、PCI-X、ISA、PCMCIA、LVDS、serial BUS
           内存种类：cache、SDRAM、DDRI、DDRII、flash、bootrom、NVRAM、SRAM等
    接口---接口效率优于CPU选型
           常用接口：
           RS232、RS485、V.35、E1 HDLC
           百兆、千兆、POS接口：MII、RMII、SMII、GMII、TBI(serdes)、UTOPIA I/II
           光口：单模/多模、SFP/GBIC
    CPU----位宽：32bit、64bit
           CISC、RISC、MIPS
           Network Processor
           多核CPU：如：IBM cell
           性价比
           效率
           OS
           散热
           功耗
           电源种类，上电顺序
           加载顺序
           仿真头(大众流行)
           产品周期
           供货情况
    规则---环路面积、3W规则、20H规则、正交规则、5-5规则、单点/多点接地......
    BGA----BGA器件与其他器件的间距
           BGA下面的孔和线怎么布
           BGA电地通路，孤铜
           去耦电容分布、反面器件分布
           ......
    背板---板厚，板厚孔径比
           汇流排
           加强筋
           插座
           位置定位
           布线要求，时钟同步
           热插拔
           ......

    其他---中断、上下拉电阻、看门狗电路、跳线、金手指、EMI/EMC/ESD、FPGA/CPLD、匹配、波峰焊工艺、散热、各种地的概念、热插拔、夹具留边，器件间距......
           jitter、delay、ring振铃、crosstalk串扰、反射、地弹
           电阻、电容、电感、磁珠、晶体、变压器、光耦......
           最小化电路、检查列表checklist
           从设计到生产的设计流程，所需数据
           产品生命周期

           例如：电阻的阻值是离散的，有标称阻值，允许偏差，注意额定功率和使用电压，材料，工艺，制作方法，特殊用途，色标等。电阻器的主要用途有1、限流；2、分压；3、定时；4、电流电压变换；5、阻抗匹配；6、改变电路参数；7、测温或温控；8、特殊电阻应用(过流、过压、过热保护)。

           0欧电阻用途？
           为什么电源脚同时并联一个大电容和一个小电容？为什么并联两个容量相同的电容？
           磁珠的使用场合，参数，陷波作用。
           变压器初次级隔离。
           LVDS设计经验谈，如何布LVDS差分线，如何放置匹配电阻？
           PECL电平电路设计
           ......

    ===================
    | PCI板卡布线参考 |
    ===================
    PCI总线具有自动配置功能，数据带宽大，广泛应用于数据I/O设备，下面以PCI采集卡为例说明如何综合使用前面所讲内容。

    好多人画板都是直接抄别人，其实，看看框图就可以了，比如：有些板子参考设计上使用了bootrom/flash，为了方便生产，可我不一定用啊，那就不能直接抄了。

    PCI卡上有三种电源：3.3v、5v、12v，怎么分割电源层呢？怎么样才能保证电地平面完整呢？12v用于风扇属于低速信号，如何布低速高压电源信号呢？我们会教你一种巧妙方法满足所有条件，还不降低性能。

    PCI的元件只能放在B面上，板厚不能超过1.6mm，否则插不进去。中断线可以共享。正面线不打孔，背面线只打一个孔。clock线约束为小于等于2.5"，其他线为小于等于1.5"。中断复位线可以走很长。

    因为卡槽接触点在金手指中间，所以要在接触点以下分割电地，不要在上面分。以金手指中间为界向下铺电地。

    时钟和其他信号线间距要够大，可以在其附近走低速复位线。走线要算总长，PCI很皮实，即使不满足要求，也可能正常工作。

    更多内容，我们最好看图讲比较好。

    =================
    | DDRII布线参考 |
    =================
    DDRII内存比传统的SDRAM内存速度快，功耗低、价格便宜，它采用源同步数据选通信号和数据同传方式，在选通的上下边沿都采样数据，所以，性能得到大幅提升。

    虽然，使用DDRII内存能带来很大的好处，但是，必须在图纸和PCB设计阶段小心处置，以便确保真正实现所需性能。DDRII设计给板级设计人员带来了一系列原来在SDRAM设计时未曾遇到过的新的挑战：更小的建立/保持时间；更清晰的参考电压；更严格的线长匹配；新的I/O信号(SSTL-2)；正确地端接要求。

    硬件工程师面临的挑战可以归纳为以下几点：
    1、布线要求高；
    2、电源的供给和去耦要求，包括：DDRII芯片和控制器、VTT、VREF；
    3、针对给定内存拓扑结构的正确端接。

    我们将讨论下面的几种情况下如何布线：
    1、单条/多条DIMM-------register，unbuffered
    2、单条/多条SODIMM-----register，unbuffered
    3、直接焊接在板子上的内存颗粒
    4、混合型-----内存颗粒加DIMM扩展槽

    DDRII信号可以分为5组：
    1、时钟：差分
    2、数据
    3、地址/命令
    4、控制
    5、反馈信号

    我们在课上将详细研究DDRII的布线方法，用DDRII布线来演示如何融会贯通地使用前面讲到的各种知识。

    有兴趣了解更多知识的网友可以看看《ecos增值包》里的《DDR2 SDRAM 和嵌入式系统》，《SDRAM和DDR布线指南》。

    ==========================
    | 划分系统模块的分析方法 |
    ==========================
    大家知道，医学上为了更好地研究人体，把人分成了几大系统：血液循环系统、呼吸系统、神经系统......同样地，如果把电路划分成几个功能模块分别加以研究解剖，那么就可以更深入地理解电路功能，更快地发现问题。

    比如：单独把电源系统拿出来研究，你会清楚地看到各种电压的电源之间的连接关系，电源线的粗细。电源系统就相当于血液循环系统，如果线太细，不能承载所需电流，那就是血管狭窄。

    再比如：中断系统就相当于神经系统，单独摘出来研究，你可以清楚地看出他们之间的关系，如果中断出错，那就得了神经病，呵呵。

    我们可以独立出：复位系、时钟系、电源系、中断系......就象照X光片一样，通过划分功能系统，我们能一眼看出问题所在。

    你可以用这种X光机分析一下自己的板子是不是有“心脏病”，“先天性血管狭窄”，“神经错乱”，“骨骼发育不良”......呵呵，是不是很有意思！

    感兴趣的网友可以看看《ecos增值包》里的《EasyARM2200硬件设计的几点改进意见》文档。

    ==================
    | 事故记录和总结 |
    ==================
    1、某公司量产20000块8层通信板，现场调试发现上电后有一半工作正常，一半死机，原因不明。如果报废一半板子则损失惨重，即使留下的正常板子也无法确定是否能一直正常工作。遇到这种情况，必须彻底查明原因，因为硬件工程师都有“疑心病”，如果前面遇到的问题没有彻底解决，后面又遇到新状况，这时就没法确定到底是前一个问题引起的还是又出了新问题，导致自乱阵脚。最后，花费了巨额人力物力财力，终于用非常先进的示波器抓住了一次短暂的复位跳变，这才发现是芯片型号用错了。74LS被用成了74HS，H是什么含义呢？可不是高速哦，是保持的意思，它保持了上电期间的随机状态，导致复位死机。采购没有注意到HS和LS的细微差别，LS的货不够了，就用了一半HS的芯片顶替，导致10000块板子出事。其实，研发人员也不知道这回事，只是在实验测试时恰好用了LS的片子，所以，测试都正常。

    2、某公司做一多层交换机板，工作不很稳定，设计者号称某大公司具有8年工作经验的硬件工程师，我看了一下，发现层叠的最里层是两个信号层，无电地隔离，此种情况下没有遵守正交规则，而且到处充满“交流环”，虽然画得很漂亮，但根本不可能稳定。所以说，一个硬件工程师，不能说干了8年就有8年经验，也许他只是把第一年的经验重复了7次，充其量只有1年的工作经验。另外，即使在大公司，如果不接受专业系统地培训，很快就会遇到瓶颈，自己的水平原地打转，无法突破上层次。虽然大公司里的资料规范多，但如果你没有受过专业训练的话，即使资料摆在你面前，你也看不出门道，入宝山而空返，白白浪费学习机会。学习硬件一般靠师傅带徒弟的模式，自学很难(写书的人不做，做的人不写书)，但是在同一公司，师傅的眼界不一定宽，还有“教会徒弟饿死师傅”，所以，效果可能不如外面教得好，是不是这个理儿啊。

    3、某公司一块板子，在长时间使用后突然工作不正常，时好时坏，检查时把所有器件挨个排除了一遍也没发现问题，后来，拿回实验室检测，发现是设计错误。板子的接地焊盘是用实心地连接的，由于电流太大，热胀冷缩，天长日久，接地盘的铜箔翘起来了，和接地盘只有一小条铜丝连接，导致地电平不准，系统工作不正常。正确的做法是用十字花盘连接，留出膨胀空间。硬件设计没有细节重点之分，很可能一个小细节害死你，境界问题，过了很久才明白这个道理。

    =====================
    | 推荐EDA工具、仪器 |
    =====================
    PPT：哈哈，学好PPT(Power point幻灯片)，走遍天下都不怕。
    Excel：计算线长、载流量、线宽等特方便，把数填进去立马出结果，好多公式都这么算的。
    Candence：Allegro画图很方便，推挤、笔画功能等。
    POWERPCB/OrCAD
    Mentor
    ......

    示波器
    逻辑分析仪
    ......

    ===============
    | 推荐PCB板厂 |
    ===============
    深南电路板厂
    昆山沪士
    金百泽
    深普快捷
    东莞生意
    ......

    ======================
    | 硬件工程师职业规划 |
    ======================
    1、硬件系统架构师
    2、IC设计、FPGA设计、SCH设计
    3、PCB设计

    一般按照这个顺序划分层级比较科学，为什么SCH安排在PCB之前呢？因为所有的处理都要先在SCH上体现出来，然后才能画PCB，在PCB上的改动都是马后**，来不及了。当然，PCB可以立即体现在产品上，而且很多公司抄的电路图，所以，有时候PCB比较吃香。

    不同行业赚钱速度是不一样的，建议画手机板、通信板，射频板，高速多层复杂板等。
    ......

    ==================================
    | 配套光盘电子书、工具、软件列表 |
    ==================================
    略

    ----------------------------------------------------------------------------------

    综上所述，硬件设计就是与干扰做斗争，把干扰情况解决了，硬件就设计好了。我们从点线面，拓扑结构，层叠顺序，各种功能部件，常用元件，到硬件工程师心理分析，职业生涯规划，系统地介绍了硬件工程师所要了解的内容，感兴趣的网友可以访问：www.armecos.com了解更多内容。当你真正掌握了以上内容，再画什么ARM9核心板，DSP高速处理板，统统不在话下，因为他们都是一回事。

    硬件工程师如果想学习操作系统，最好的入门教材就是《ucos51产品》，入门非常容易。

    如果想学习网络，《51+8019资料》，这是目前最全的资料了，包括：源码、文档、图纸、GAL文件等。

    如果想学习嵌入式系统，强烈建议选择《ecos增值包》，软硬两方面内容都包括了，是“装在光盘里的培训班”，包含了bootloader、FS、TCP/IP、GUI、USB等各种内容。

    以上产品在www.armecos.com自助商城有售，均有免费试用版本，先体验效果，感觉好再说。

    有了《ecos增值包》，你就能比较系统地掌握嵌入式系统(软硬两方面)的知识，否则，你的知识体系可能不全面，有些重要知识点也许就错过了。

只看该作者 · 2008-12-27 10:59

只看该作者 · 2008-12-30 15:16

什么叫两DDR控制线和地址线并联，不并联难道还能串联？
你那串联的33欧电阻靠近DDR放，效果当然好不了，那是串联的阻抗匹配电阻，要尽可能的靠近输出端的pin脚放，从电阻出来后顺序联到两个DDR，线要直而短，本来线就短，就不需要等长了。
建议你买本layout的书回来看，要学的还很多啊
...

只看该作者 · 2008-12-30 20:09

建议你做等长,翻翻电脑主板pcb看看可能有点帮助
我是做了2版:1版,比较短,所以没等长处理,第二版线长了一点做了等长处理.

只看该作者 · 2008-12-31 01:02

还没弄清楚理论和理清思路前就敢乱来，这样做出来的产品怎么保证质量。

就好象不先学习医学理论知识就敢给心脏病人做手术，这可不是你一说敢干就能瞬间提高技术的事，要出人命的！

哎，粗制滥造，净胡闹！

只看该作者 · 2009-1-1 15:13

好怕怕啊!
楼主还是到armecos处培训一下比较好!

armecos够哥们不?帮你忽悠

只看该作者 · 2009-1-1 16:27

我的意思是最好先接受一下高频PCB培训再去画板子比较好，可以去找专业培训公司。
这种没弄明白之前就贸然动手操作的事儿，让我起急，仅此而已。

只看该作者 · 2009-1-8 21:34

只看该作者 · 2009-1-9 14:18

端接TI的datasheet有说
之后再做等长调整
等长要做细，有2点：
1，根线的过孔数量尽量一致 2个过孔的误差
2，微带线和带状线的传播延迟

小弟愚见

只看该作者 · 2009-1-9 16:47

大胆的去做，公司第一次做达芬奇的ddr2，能做等长就等长，我们做了好几次PCB设计，都是一次性DDR2测试通过，没发现什么不稳定，可能运气不错吧！

只看该作者 · 2009-1-9 18:39

不能还没弄明白原理就乱画一气，最后靠运气完成任务，对了不知道自己怎么对的，错了不知道自己怎么错的，有什么隐患也不知道，实验室可以正常工作，现场恶劣环境，高速运转就出故障。

等长的目的是什么？过孔延迟、引脚延迟、传输延迟会怎样影响时间等式？怎样才能画好DDR2电路？设计思路是什么？怎么测试和评估画好的PCB质量？......

这可不是光胆子大就成的，ls两位全说错了。做高科技要是把希望寄托在撞大运上，嘿嘿，那后果......

我发现很多公司/个人画PCB其实就是撞大运，然后侥幸希望自己蒙对，和赌博一样。

只看该作者 · 2009-1-9 19:36

有条件谁都想上，没条件就没办法了
生存第一，其他第2

1万 · 2009-1-12 14:35

严格说，DDR2这类布线是要做仿真的。但是受很多因素影响，很多时候做不到（比如时间紧迫，或者工具的问题等等），可以多找一些DDR2布线规则的文档看看，按照其中最严格的那个标准布，应该没多大问题。
Micron网站上有很多这方面的文档。
另外，freescale有一篇关于DDR2布线的文档很不错，叫“Hardware and Layout Design Considerations for DDR2 Memory Interfaces”，google一下第一个结果就是这篇文档。那上面的参数要求都是很严格的，都满足的话一般不会有问题。
建议数据线和地址线都采用T型结构。等长一定要做。

TI上有个**DSP接两片DDR2的

相关下载

相关帖子

要参加系统的高速PCB设计培训，

楼上什么呀?这是？

两片DDR2 -400并联的布线问题

没什么太大毛病!关键是敢做,

真为你们做的板子担忧，

呵呵,

我们不做PCB培训业务，

TI上有个**DSP接两片DDR2的

如4楼和9楼所说

大胆的go

看来很多人和公司还是需要培训的，

没办法，现实就这样

多找一些相关文档，照着做

社区建设奖章

技术新星奖章

技术导师奖章

精英会员奖章

奔腾之江水

十世金身