打印

ISE综合后得到的RTL图如何与硬件对应起来

[复制链接]
2021|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gtat21|  楼主 | 2013-6-14 21:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
沙发
huangxz| | 2013-6-14 23:12 | 只看该作者
RTL就是逻辑电路图,不过FPGA里面综合出来的图实在很大,我曾试图去看看自己用verilog写的逻辑,简单点的测试看的懂,到实战的时候基本看不懂了:'(

使用特权

评论回复
板凳
gtat21|  楼主 | 2013-6-15 15:53 | 只看该作者
那RTL图中常用的模块的作用是什么呢?
比如fdrs是带有复位与置位的触发器,and是与门,其他常用模块呢?

使用特权

评论回复
地板
28182900| | 2013-6-17 15:26 | 只看该作者
不懂啊,求指教。

使用特权

评论回复
5
gtat21|  楼主 | 2013-6-23 21:57 | 只看该作者
本帖最后由 gtat21 于 2013-6-23 21:59 编辑
28182900 发表于 2013-6-17 15:26
不懂啊,求指教。

估计猴版主看不上这个问题,一致没有理睬,伤心 @GoldSunMonkey
找了好久,终于解决了,写在博客里,链接在图片里(没有权限发链接,只能发图片了,纯粹学习交流,斑竹不要删帖哦):


  
可以看下

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

7

帖子

0

粉丝