发新帖我要提问
返回列表
打印

求助 cadence16.6 DRC问题

[复制链接]
8742|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
IUDESIGN|  楼主 | 2013-6-16 13:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Cadence16.6, rc, ck, hm, tc
在用于博士的工程文件进行DRC检查时，出现ERROR(ORCAP-2207): Check Bus width mismatch
其他没有问题，这是怎么解决啊

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jjjyufan| | 2013-6-17 09:48 | 只看该作者
总线失配
你定义的Bus和实际的总线个数不一致

使用特权

评论回复 赏
板凳
sf_zju| | 2013-9-24 10:53 | 只看该作者
不是这个问题，貌似软件问题

使用特权

评论回复 赏
地板
aceice| | 2013-10-9 11:56 | 只看该作者
本帖最后由 aceice 于 2013-10-9 11:58 编辑
sf_zju 发表于 2013-9-24 10:53
不是这个问题，貌似软件问题

这个好像还真是软件的问题。
http://www.eda365.com/thread-85089-1-1.html
-----------------------------------------------------------------------
1085990 CAPTURE        DRC              B1: "ERROR(ORCAP-2207) Check Bus Width Mismatch" should be INFO
------------------------------------------------------------------------
谁有这个补丁，链接页的楼主删除了:dizzy:

使用特权

评论回复 赏
5楼
天意无罪| | 2013-10-9 15:05 | 只看该作者
应该不是软件问题吧！你看哈你的规则设置有没问题啊！

使用特权

评论回复 赏
6楼
aceice| | 2013-10-10 15:30 | 只看该作者
天意无罪 发表于 2013-10-9 15:05
应该不是软件问题吧！你看哈你的规则设置有没问题啊！

打开以前做的项目，现在进行DRC也出现这个问题了。
以前的项目DRC是通过了的，规则没有变。

使用特权

评论回复 赏
7楼
lengbuleng| | 2015-4-10 15:45 | 只看该作者
我也遇到同样的问题，以前没遇见过

使用特权

评论回复 赏
8楼
xuchenglong1992| | 2016-12-7 13:30 | 只看该作者
我也遇到同样的问题，请问有解决的吗？

使用特权

评论回复 赏
9楼
15620253676| | 2017-7-14 11:08 | 只看该作者
应该是软件问题，我也在看于博士的视频，但是这个DRC好像不会影响生成网表文件。

使用特权

评论回复 赏
10楼
不爱吃鱼的猫| | 2017-10-23 13:14 | 只看该作者
15620253676 发表于 2017-7-14 11:08
应该是软件问题，我也在看于博士的视频，但是这个DRC好像不会影响生成网表文件。 ...

是不影响，但是在PCB中不能导入网表文件

使用特权

评论回复 赏
11楼
whq0001| | 2017-11-17 12:17 | 只看该作者
软件的问题 这个问题很早就有人提出来了 高版本打开低版本文件

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

IUDESIGN

3

主题

13

帖子

0

粉丝