|
一个关于DSPC6XXX-2*DDR2的PCB设计指示<br />（DDR2部分）<br />线长指定<br />从DSP连接到DDR2 SDRAM的的时钟线<br />DSP_CKP0 DSP_CKN0<br />DSP_CKP1 DSP_CKN1<br />等长配线(线长差10mil以内)<br />VIA最大5个<br />阻抗100Ω差动，要地保护<br /><br />DSP_BA「2:0」<br />DSP_MA「12:0」<br />DSP_nCE，DSP_nCAS，DSP_nRAS，DSP_nWE，DSP_nCKE<br />与上述时钟线的线长差在100mil以内<br />VIA最大5个<br />阻抗50Ω<br /><br />DSP_DQSP0 DSP_DQSN0<br />DSP_DQSP1 DSP_DQSN1<br />DSP_DQSP2 DSP_DQSN2<br />DSP_DQSP3 DSP_DQSN3<br />等长配线，线长差10mil<br />VIA最大5个<br />阻抗100Ω差动<br /><br />DSP_MD[15:0]<br />DSP_MD[31:16]<br />与上述DSP_DQSP0/DQSN0 DSP_DQSP1/DQSN1线长差50mil以内<br />VIA最大5个<br />阻抗50Ω<br /><br />DSP0_DQM0，DSP0_DQM1，DSP0_DQM2，DSP0_DQM3<br />与上述DSP_DQSP0/DQSN0 DSP_DQSP1/DQSN1线长差50mil以内<br />VIA最大5个<br />阻抗50Ω<br /><br />延时测定回路，RCV0，RCV1<br />从DSP引至DDR2处，再引回DSP<br />RCV0，RCV1最长5.6英寸，<br />RCV0的线长：DSP_CKP0/CKN0与DSP_DQSP0/DQSN0 DSP_DQSP1/DQSN1的平均值，误差100mil以内<br />RCV1的线长：DSP_CKP1/CKN1与DSP_DQSP2/DQSN2 DSP_DQSP3/DQSN3的平均值，误差100mil以内<br />VIA最大7个<br />阻抗50Ω<br />在可能时，在bus线中间插人地线，<br /><br /> |
|
楼主
