打印

1个时钟驱动整片FPGA,有哪些方法提高速率?

[复制链接]
1080|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
drentsi|  楼主 | 2013-6-25 11:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
K325T,外部时钟经MMCM之后连接BUFG,再驱动整个芯片,有300多K的FF以及700多个DSP。
预期跑400M,但最终报告只能跑300M,好像是时钟延迟造成的,有什么好办法?
  Path Type:              Max at Slow Process Corner
  Requirement:            2.500ns
  Data Path Delay:        3.282ns  (logic 1.027ns (31.297%)  route 2.255ns (68.703%))
  Logic Levels:           6  (CARRY4=5 LUT2=1)
  Clock Path Skew:        -0.319ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    4.672ns
    Source Clock Delay      (SCD):    5.348ns
    Clock Pessimism Removal (CPR):    0.357ns
  Clock Uncertainty:      0.037ns  ((TSJ^2 + DJ^2)^1/2) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Discrete Jitter          (DJ):    0.025ns
    Phase Error              (PE):    0.000ns

相关帖子

沙发
lwq030736| | 2013-6-25 13:35 | 只看该作者
好像是走线延迟比较长,可以试下按模块锁定逻辑块约束
这个路径是不是DSP块到寄存器的路径?

使用特权

评论回复
板凳
huangxz| | 2013-6-25 14:20 | 只看该作者
这个看起来还是比较难的啊。

使用特权

评论回复
地板
liusensen| | 2013-6-25 15:34 | 只看该作者
看不全懂 !

使用特权

评论回复
5
GoldSunMonkey| | 2013-6-25 22:57 | 只看该作者
感觉是线延时造成的

使用特权

评论回复
6
GoldSunMonkey| | 2013-6-25 22:57 | 只看该作者
画Pblock试一下

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:学习,思考。

144

主题

1718

帖子

43

粉丝