发新帖我要提问
返回列表
打印

纯讨论： FPGA和ASSP重压之下的ASIC 时日不多了吗？

[复制链接]
1093|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
a张一波|  楼主 | 2013-6-26 16:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ASIC, ASSP, FPGA, AD, CD
这是个老生常谈的问题，之所以再次拿出来讨论，是在上周的深圳集成电路创新应用展上的富士通半导体的专家提出了“Is ASIC Dead ?”的主题，那位speaker认为，标准ASIC不仅将继续用于高性能应用，而且由于出现新的设计理念，设计实施和新产品推向市场的时间减少，标准ASIC市场还有上攻的潜力。但另一边厢是残酷的事实——现在的FPGA越来越“强势”了，越来越多的融合了ARM MCU核、DSP功能…..而现在的芯片制程进入到14纳米甚至更低的条件下，流片成本吓死人。IsASIC Dead?并不是伪命题啊？！大家怎么看？
富士通是全球ASIC设计服务最大的公司（13.8%）

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

a张一波

14

主题

90

帖子

2

粉丝