cyclone IV ddr2问题

发表于 2013-6-27 16:42

设计了一块板子，用qsys搭了一个ddr2，时钟速率为166.667，ddr2宽度为16bit
故理论速率上限为83*64Mbps
但是，实际测下来写只有理论10%，读只有理论的2%
但是，读写数据都是正确的，就是速率太慢，被waitrequest 阻塞的比较多，请问问题出在哪

发表于 2013-6-27 20:26

一般读写效率为理论上的70%，你这就太少了，不要在qsys里面用，有可能其他模块太多，单独在quartus里面用

发表于 2013-6-28 09:58

你是如何读写的啊。burst开启没有？

发表于 2013-6-28 21:40

:)还是XILINX的好啊

发表于 2013-6-28 22:48

GoldSunMonkey 发表于 2013-6-28 21:40
还是XILINX的好啊

altera的内存读写效率比xilinx高多啦

发表于 2013-10-12 10:30

蓝色风暴@FPGA 发表于 2013-6-27 20:26
一般读写效率为理论上的70%，你这就太少了，不要在qsys里面用，有可能其他模块太多，单独在quartus里面用 ...

单独在quartus就好了，感谢

发表于 2013-10-12 11:16

altera的内存读写效率

发表于 2013-10-13 00:00

楼主的问题我以前遇到过，解决了，只是才发现这帖子已经很久以前的了