承接FPGA_CPLD 逻辑电路设计

发表于 2013-6-29 11:42

精通 verilog 逻辑电路设计；
具有超大规模FPGA 编码经验，流片ASIC。

QQ： 1624344112

发表于 2013-7-2 21:30

自顶一个

发表于 2013-7-3 19:15

天天顶一个

发表于 2013-7-6 18:56

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-8 20:21

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-9 22:22

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-10 19:38

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-11 21:23

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-15 20:56

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-16 21:54

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-17 22:31

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-18 20:39

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-20 20:39

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-23 21:01

天天顶一个，深圳的项目可以现场方案讨论

发表于 2013-7-30 07:30

我也帮忙顶一个

发表于 2014-5-6 22:20

顶起

发表于 2014-5-7 10:30

顶一下深圳的FPGA高手