发新帖我要提问
返回列表
打印

求助：实现比时钟周期小的时延

[复制链接]
1197|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tju_hao|  楼主 | 2013-6-30 11:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, FPGA, PGA, 方波, 计数器
各位大虾，求教一个问题~要实现有纳秒级的时延的多路方波，比如说1ns，如果用计数器就要求FPGA的时钟达到1GHZ，但是如果时钟只有500M能实现这个功能吗？？？感激不尽~~

使用特权

评论回复 赏

相关下载

相关帖子
沙发
huangxz| | 2013-6-30 12:24 | 只看该作者
我认为是不能。

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2013-6-30 23:01 | 只看该作者
huangxz 发表于 2013-6-30 12:24
我认为是不能。

FPGA至少不能。
是器件不能，不是功能不能。

使用特权

评论回复 赏
地板
tju_hao|  楼主 | 2013-7-1 00:46 | 只看该作者
GoldSunMonkey 发表于 2013-6-30 23:01
FPGA至少不能。
是器件不能，不是功能不能。

多谢多谢~

使用特权

评论回复 赏
5楼
tju_hao|  楼主 | 2013-7-1 00:47 | 只看该作者
huangxz 发表于 2013-6-30 12:24
我认为是不能。

十分感谢！

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2013-7-2 22:38 | 只看该作者
tju_hao 发表于 2013-7-1 00:46
多谢多谢~

不客气

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2013-7-2 22:39 | 只看该作者
tju_hao 发表于 2013-7-1 00:47
十分感谢！

有些PLL还是能的，但是FPGA不能支持该速率

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2013-7-2 22:39 | 只看该作者
当然未来不一定啊

使用特权

评论回复 赏
9楼
andous| | 2013-7-10 15:41 | 只看该作者
呵呵，你们真会忽悠人啊，这个是可以的。

使用特权

评论回复 赏
10楼
drentsi| | 2013-7-10 16:47 | 只看该作者
IOB的延时都不止1ns，要实现这样小的延时，pcb布线考虑下

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tju_hao

1

主题

3

帖子

0

粉丝