111
141
-341
待业青年
PLL.jpg (2.03 MB )
下载附件
2013-7-5 09:22 上传
使用特权
12
86
313
资深技术员
alsort 发表于 2013-7-2 23:55 用鉴相器加后级电路调节
53
2184
6694
高级工程师
hyh791001 发表于 2013-7-3 20:22 你的意思就是锁相环电路获得的时钟信息相位是不同的,必须使用后级电路调整对吗?有相关的资料吗?谢谢 ...
148
1996
6381
GavinZ 发表于 2013-7-3 21:38 锁相环就是要锁定相位,所以相位是相同的。
204
4386
1万
资深工程师
路过打酱油。。 发表于 2013-7-4 13:06 “锁定相位”不等于“相位相同”,一般只能说相位差不变(自然是同频)。 ...
GavinZ 发表于 2013-7-4 13:23 因为我只用过将相位误差锁定为0的PLL,你能给我们举个你使用过的相位误差不为0的PLL芯片吗? ...
1
7872
2万
技术总监
coody 发表于 2013-7-4 14:27 频率相同,有一定的相位差
923
2874
初级工程师
hyh791001 发表于 2013-7-4 17:22 在数字接收电路中,假如获取的时钟与原来的数据的有相位差,后续电路是怎样解释数据的呢 ...
路过打酱油。。 发表于 2013-7-4 13:30 太多了.... 注意,我的用词——“一般只能说相位差不变”。
234
1002
助理工程师
34
836
0
实习生
996
3136
中级工程师
MCU52 发表于 2013-7-4 21:32 通过内部的鉴相器经环路滤波后得到与相位差有关的直流信号再放大后控制VCO ...
发表回复 本版积分规则 回帖后跳转到最后一页
人才类勋章
时间类勋章
等级类勋章
发帖类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号