求助:请教单片机系统EMI测试的辐射及地电位杂波严重的问题

只看该作者 · 2009-2-17 16:58

做EMI测试的时候,测得12M晶振和一个13.56M的晶振高次谐波辐射严重,重新画板,在每个IC的VCC端,总线及IO上都加了电感(电感经专门挑选的,各个位置选用不同规格),新板能正常工作,但用示波器看其VCC和GND波形,发现杂波严重,幅度达+-0.7v,而原板最多只+-0.3v而已.
电源是LM2576S.
问题如下:
1.新板VCC和GND杂波更严重,对系统会有什么影响,布线时怎样才能消除,新板的EMI性能是否会更差?
2.板上3个发射源:12M单片机晶振,13.56M晶振,LM2576S开关电源,(RTC是RX8025,晶振集成在里面,不知是否也有影响),该怎样处理,才能降低辐射.
3.另外,产品属低速系统,工作环境是室内,我觉得总线及IO上的电感没有必要.

希望各位给点建议.

2万 · 2009-2-17 17:36

晶振的两个谐振负载电容，与晶体构成的回路面积要尽量小，两电容的地，不要直接找个地，而要专门接至芯片振荡器的地线脚，越短越好，且晶体的下面及背面都不要走线，宜敷地；
晶体的振荡幅度过大的，宜在振荡器输出脚串几十至几百欧电阻，电阻尽量靠近IC引脚；
Xout、Xin两条线的回路面积也要足够小，两旁不要走别的长线，宜包地；

总线及IO上，串几十至数百欧电阻即可，串电感是浪费；

DC-DC产生的谐波多影响传导，主要集中在几百K至几M

只看该作者 · 2009-2-18 10:33

还有点问题想请教:
1.我测了一下晶振幅度,峰峰值接近7V,此值最低可以降到多少,是不是达到TTL高电平3.5V就行?
2."两电容的地，不要直接找个地，而要专门接至芯片振荡器的地线脚"我们用的MCU只有一个Vss,如果两个电容的地拉到MCU的Vss,距离就不短了.我们参考电感提供商的电路:晶振与MCU之间加了个电感(具体是哪只脚就不清楚).
3.GND和VCC的杂波.我们的设备是读IC卡的,发现每次寻卡,此杂波就明显增加,而天线到地有电容隔离(此电容参数和天线性能相关,不能随便取值),另外一个同样的板件,就没有此明显的杂波.不寻卡的时候杂波幅度+-0.3v内,频率500K到1M多.这两种杂波该如何消除?