最近在用xc6slx45开发DDR2,使用MCB硬核,外部晶振25M,DDR2工作在500m速率上,16bit宽。mig的设置都按照ug388来,区别就在于仅仅使用了P2、p3端口。然后建立工程,创建一个顶层文件调用IP核,UCF文件也是它自己生成的,编译顺利通过。
使用modelsim功能仿真,很完美,但是时序仿真的时候,出现问题:DQS和UDQS信号在第一个周期没有高电平,导致前两个数据写不进去,效果下图。
现在试过多种方法,DDR2速率从最开始的400到现在的500,都是同样的问题。而且现在P2 P3端口都处于悬空状态,截图时刻系统还在校准,写入的数据都是FFFF和0000,读写数据和这个状态一样。
求助各位大神解读,网上还没发现跟我这个状态一样的。 |