关于高速PCB设计差分信号线

只看该作者 · 2009-5-28 09:05

在高速PCB设计中，两条差分信号线是不是必须要严格等长的，因为两个师傅给的答案各不相同，所以这个问题一直在困扰小弟，希望各位大侠、高手给予指点！谢谢各位！

只看该作者 · 2009-5-28 09:22

线差根据速率不同，控制在适当的范围，比如100mil以内，不光要等长走，还要并行走

只看该作者 · 2009-5-28 09:26

因为是测试，要求要达到设计的极限，不光板上走线，信号（外接电缆）总走线长度要将近达到100m了，最低是要求50m的。

只看该作者 · 2009-5-28 09:44

你到底多高的速率啊？

只看该作者 · 2009-5-28 10:06

和网线差不多

只看该作者 · 2009-5-28 11:12

不过，作为设计，将线走等长就好了，这样即使不要求绝对等长，但是至少比不等长要好

只看该作者 · 2009-5-28 11:20

只看该作者 · 2009-6-3 14:13

差分线对最好等长，否则源端提供的时序控制信号不能同时到达差分线的另一端，无法保证精确的时序。而且如果差分线对对源端的信号并非严格意义上的等值而反向，那么就会出现共模噪声。

差分线对最好是铰合，这样对耦合噪声免疫力更好，而且会减少EMI辐射。在PCB板上做印制线，就尽量平行靠近。

差分线对之间的耦合，会影响信号线的阻抗，因此在设计布线时要保证恒定间距，这样就能保证沿整个差分线都保持为一个常数或者保证阻抗的连续性。