FPGA项目外包，高手请进

发表于 2013-7-9 14:38

FPGA板卡要求：
1 脉冲信号相位延迟（延时）
（1）输入周期为100us、正脉冲宽度为15ns的脉冲信号；
（2）相位延迟程序可控，延迟时间范围100-1000ns，精度2ns
（3）延迟数据由上位机下发至板卡上，每次运行时间最长为20s。
2 与上位机采用PCI或PCI-E或USB通信
3 其他功能
AD/DA及简单的逻辑控制，这个比较简单。

开发周期2个月。
欢迎有意向的联系我：18600502495 徐先生。
技术水平不够、要价太高、没有相关经验的就别联系我了！

发表于 2013-7-9 16:11

做过项目，你就知道，任何一个项目，都不要说简单，一个硬件问题可以卡你一个月，甚至半年，你预算多少？
企鹅：1312252351

发表于 2013-7-9 23:37

andous 发表于 2013-7-9 16:11
做过项目，你就知道，任何一个项目，都不要说简单，一个硬件问题可以卡你一个月，甚至半年，你预算多少？
...

祝福拿下啊

发表于 2013-7-9 23:37

andous 发表于 2013-7-9 16:11
做过项目，你就知道，任何一个项目，都不要说简单，一个硬件问题可以卡你一个月，甚至半年，你预算多少？
...

到时候分我点钱

发表于 2013-7-10 06:58

我只会做FPGA,但是作过PCI,PCIE,同时可以提供完善的testbench,不知道可以不?

发表于 2013-7-10 09:10

脉宽15ns，延时精度2ns
不知道上升沿是多少，
这绝对有挑战性

发表于 2013-7-10 11:36

GoldSunMonkey 发表于 2013-7-9 23:37
到时候分我点钱

:L 八字还没一撇呢.........

发表于 2013-7-13 16:29

发表于 2013-7-14 19:26

这种活开价低了，高手估计都没那功夫陪你玩;P

发表于 2013-7-15 01:59

新手观摩

发表于 2013-7-16 15:12

2ns,500M的频率,VCO都比较难.每次只跑20S,,,不会要求锁定时间为0吧...否则只能用导线时延了.

发表于 2013-7-16 15:33

sxhhhjicbb 发表于 2013-7-16 15:12
2ns,500M的频率,VCO都比较难.每次只跑20S,,,不会要求锁定时间为0吧...否则只能用导线时延了. ...

他的脉宽为15ns，你用500M，怎么整出一个奇数ns的出来？

发表于 2013-7-17 23:55

andous 发表于 2013-7-10 11:36
八字还没一撇呢.........

分钱无罪

发表于 2013-7-20 20:58

GoldSunMonkey 发表于 2013-7-17 23:56

笑什么？猴哥？

发表于 2013-7-21 23:32

mark下，我也很好奇这个得需要把FPGA的频率设置多高才合适啊，1G，FPGA 跑不了，500M 出不来15ns啊，难道需要导线延迟做辅助么~

发表于 2013-7-22 17:05

我觉得是需求方面提的有点问题，要实现比较困难
也许根本不需要达到这些指标就能实现需要的功能

发表于 2013-7-22 17:12

理论上还行，实际延迟达到15ns真的很有挑战性！！！！

发表于 2013-7-23 00:15

醉小清风发表于 2013-7-22 17:12
理论上还行，实际延迟达到15ns真的很有挑战性！！！！

那肯定的，目前是，未来不一定

发表于 2013-7-23 18:42

你这东西基本无解

发表于 2013-8-9 15:32

FPGA项目外包，高手请进

相关帖子

浏览过的版块

技术高手奖章

常驻人口

甘甜之泉水

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

涓涓之细流

无冕之王奖章

沉静之湖泊

技术导师奖章

技术新星奖章

偶尔光临

荣誉元老奖章

希望之星奖章

突出贡献奖章

缘定三生

经常做客

技术奇才奖章

湍急之河流

精华达人奖章