21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 棘手问题，请指教
返回列表 发新帖我要提问

棘手问题，请指教

[复制链接]
2434|2
 楼主| luoqiang28 发表于 2007-3-30 09:41 | 显示全部楼层 |阅读模式
FPGA, PGA, IO
请问大侠：<br />&nbsp;&nbsp;&nbsp;&nbsp;FPGA上电配置期间，IO脚的状态是什么？能否设置？那里设置？
回复

收藏 举报

相关帖子
 楼主| luoqiang28 发表于 2007-3-30 11:14 | 显示全部楼层

器件是ALTERA 1C6 ，软件版本：QUARTUS 5.1

  
回复

收藏 举报

hideid 发表于 2007-4-4 01:11 | 显示全部楼层

unused pin

如果是已经分配了的管脚，配置期间的状态可能是不定的，这个应该无法设置。<br /><br />如果是没有分配的空闲管脚，一般设置成“as&nbsp;input&nbsp;tri-stated”；在setting--device--device&pin&nbsp;option--unused&nbsp;pins里面可以设置。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luoqiang28

1

主题

7

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部