发新帖我要提问
返回列表
打印

棘手问题，请指教

[复制链接]
1257|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luoqiang28|  楼主 | 2007-3-30 09:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, IO
请问大侠：
    FPGA上电配置期间，IO脚的状态是什么？能否设置？那里设置？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
luoqiang28|  楼主 | 2007-3-30 11:14 | 只看该作者

器件是ALTERA 1C6 ，软件版本：QUARTUS 5.1

使用特权

评论回复 赏
板凳
hideid| | 2007-4-4 01:11 | 只看该作者

unused pin

如果是已经分配了的管脚，配置期间的状态可能是不定的，这个应该无法设置。

如果是没有分配的空闲管脚，一般设置成“as input tri-stated”；在setting--device--device&pin option--unused pins里面可以设置。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luoqiang28

1

主题

7

帖子

0

粉丝