怎样在quartus中设置让用来延时的单输入或门不被编译器忽略

发表于 2007-4-3 17:01

发表于 2007-4-4 01:05

如果你是用LCELL buffer来做延时，可以在“分析综合设置”的“more setting”中，将“ignore LCELL buffer”这个选项关了。 如果用一般的组合逻辑来做，应该是不会被综合掉的。 不过还是用时序逻辑做延时比较推荐一点。

发表于 2007-4-4 20:34

感谢，回复。

发表于 2007-4-4 20:36

我用的是单输入的或门来做延时，编译后发现分配的LE数为0

发表于 2007-4-12 16:11

哦,上一次没有看清楚你的问题,我还以为你是用LCELL Buffer来做延时. 其实你这个问题我也想问,如果是用一个基本逻辑门(比如和1与,和0或)来做延时,总是会发现它被综合工具删除了. 所以我一般都是用LCELL Buffer来做组合逻辑延时. 顺便问下其他人,如果要实现这种用基本逻辑门的组合逻辑延时,在QuartusII中还需要怎么设置? 我试过把综合选项中的"remove duplicate logic"关闭了,还是没有效果呢?

发表于 2007-4-13 09:39

你说的用LCELL,我试过了，我用了两级LCELL但后一级还是被忽略了

发表于 2007-4-14 05:02

要应用LCELL Buffer而不让它被综合工具或者布线工具删除，需要进行以下设置： 在QuartusII的"分析&综合"设置的more setting中，有以下2个选项，需要关闭： (1)Removes redundant Logic Cells   (off) (2)ignore LCELL Buffer  (off) 在fitter more setting中的这2个选项打开： (1)Logic Cell Insertion-I/Os Fed By Carry or Cascade Chains  (on) (2)Logic Cell Insertion-Individual Logic Cells          (on)

怎样在quartus中设置让用来延时的单输入或门不被编译器忽略

相关帖子

是不是说LCELL buffer之类的？