发新帖我要提问
返回列表
打印

用FPGA做DDS碰到的困难，各位大侠帮帮忙吧

[复制链接]
1877|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
昌晋雄|  楼主 | 2007-4-11 09:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDS, FPGA, hz, 晶振, 存储器
想实现0.001～8192Hz以上的频率范围，频率分辨力0.001Hz，请问用什么方案可以比较好的实现？
我原先的设想是用1024点的波形表，弄一个一定频率的晶振，在1000s的时间将33位的计数器记满（高10位做存储器的地址线），这样就可以实现0.001Hz，不过这样算出来的晶振频率为8.589935MHz，结果没有这样的晶振，厂家似乎也不能定制。。。
各位大侠有没有什么好的办法可以实现这样的功能啊？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

昌晋雄

1

主题

1

帖子

1

粉丝