发新帖我要提问
返回列表
打印

求助：CPLD仿真通过，但是硬件没结果，是什么原因啊？

[复制链接]
1957|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luky133|  楼主 | 2007-4-17 10:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 仿真, 硬件, ni, TI
我用的是ALTER的EPM7128.晶振已经在工作了。
1、原理图输入后，仿真能通过（不过有N多个以下warning，仿真结果是对的），但是烧进去后CPLD没反应，这是什么原因啊？

2、还有我想问下，出现以下WARNNING,是什么导致的:
warning:Found clock low time violation at 859ns on node XXXXX.
warning:Found logic contention at 754ns on node D1.

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luky133

3

主题

18

帖子

0

粉丝