下面的VHDL代码有什么问题吗?

[复制链接]
2416|1
 楼主| limee 发表于 2007-5-1 14:31 | 显示全部楼层 |阅读模式
---&nbsp;一个二选一多路转换器实例<br />library&nbsp;ieee;<br />use&nbsp;ieee.std_logic_1164;<br /><br />entity&nbsp;mux2to1&nbsp;is<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;port(&nbsp;s&nbsp;:&nbsp;in&nbsp;std_logic;<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;zero,&nbsp;one&nbsp;:&nbsp;std_logic_vector(&nbsp;7&nbsp;downto&nbsp;0&nbsp;);<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;y&nbsp;:&nbsp;out&nbsp;std_logic_vector(&nbsp;7&nbsp;downto&nbsp;0&nbsp;)<br />&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;);<br />end&nbsp;mux2to1;<br /><br />architecture&nbsp;sel&nbsp;of&nbsp;mux2to1&nbsp;is<br />&nbsp;&nbsp;&nbsp;temp&nbsp;:&nbsp;std_logic_vector(&nbsp;7&nbsp;Downto&nbsp;0&nbsp;)&nbsp;;<br />begin<br />&nbsp;&nbsp;&nbsp;temp&nbsp;&lt=&nbsp;(s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s&nbsp;)&nbsp;;<br />&nbsp;&nbsp;&nbsp;y&nbsp;&lt=&nbsp;(&nbsp;temp&nbsp;and&nbsp;one&nbsp;)&nbsp;or&nbsp;(not&nbsp;temp&nbsp;and&nbsp;zero);<br />end&nbsp;sel<br /><br />说明:信号s和one、zero的数据类型不同,不可以进行运算。于是定义一个和<br />one、zero同类型的内部信号temp,把temp的每个位设置成等于信号s的值,这<br />样三者就变成了同类型的数据。&nbsp;
buqibushe 发表于 2007-5-2 16:38 | 显示全部楼层

temp&nbsp;&lt=&nbsp;(s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s,&nbsp;s&nbsp;)&nbsp;;<br />这句是用来干什么的?想想吧,不要想当然<br />
您需要登录后才可以回帖 登录 | 注册

本版积分规则

301

主题

475

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部