[Verilog HDL] cadence 16.3版本安装问题

[复制链接]
2245|2
 楼主| wsp51548116 发表于 2013-7-19 15:01 | 显示全部楼层 |阅读模式
cadence 16.3版本Cadence_Allegro_SPB_16.3,但是在新建设计项目打开项目管理器和添加元件库的时候出现问题 ,在项目设置的时候,
1  打开项目管理器project manager,单击create design project项,
      2在project name 输入ram_module

     3.单击location区域的浏览按钮,查找user1/ftb目录,单击将其打开,在location区域在路劲的末尾添加\ram.

  我到这里找不到这个user1\ftb目录,知道我这个问题出在哪里嘛,谢谢











本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
梅花望青竹 发表于 2013-7-24 22:10 | 显示全部楼层
怎么看起来这么麻烦?
梅花望青竹 发表于 2013-7-24 22:11 | 显示全部楼层
不知道楼主要干什么的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部