发新帖我要提问
返回列表
打印

请教verilog测试向量的写法

[复制链接]
2264|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
limee|  楼主 | 2007-5-6 13:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
向量, verilog, INA, Output, TPU
谁能够贴个testbench的例子啊？

//////////////////////////////////////////////////
//
// 4位全加器的verilog代码

module adder4( cout, sum, ina, inb, cin ) ;
   output[3:0] sum ;
   output cout ;
   input[3:0] ina, inb ;
   input cin ;
   assign { cout, sum } = ina + inb + cin ;
endmodule

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

limee

301

主题

475

帖子

0

粉丝