发新帖我要提问
返回列表
打印

XILINX的FPGA 约束问题

[复制链接]
1777|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
弄月书生|  楼主 | 2007-5-31 09:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, XILINX, 电平, inout, MCU
请教大家一个问题.我用51的MCU和FPGA内部逻辑通信 发现当P0口输出高电平时正常但是低电平拉不下来,FPGA的口是INOUT 方式 三态的

使用特权

评论回复 赏

相关下载

相关帖子
沙发
弄月书生|  楼主 | 2007-5-31 09:40 | 只看该作者

IODATA就是我的 数据接口

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

弄月书生

10

主题

30

帖子

0

粉丝