发新帖我要提问
返回列表
打印

VHDL语言中 q <= (others => 0) 是什么意思

[复制链接]
5349|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
liqz|  楼主 | 2007-6-5 09:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
vhdl语言, RS

使用特权

评论回复 赏

相关下载

相关帖子
沙发
sunclever| | 2007-6-6 15:15 | 只看该作者

同意楼上观点

一次性按位赋值，全部位为零

使用特权

评论回复 赏
板凳
zbo007mm| | 2007-7-9 20:16 | 只看该作者

谢谢

谢谢！

使用特权

评论回复 赏
地板
qjy_dali| | 2007-7-14 20:04 | 只看该作者

很常用的写法，简洁明了

使用特权

评论回复 赏
5楼
neil3w| | 2007-8-13 21:57 | 只看该作者

信号赋0

把左侧信号全赋0 

对于多位二进制信号比较方便
尤其在初始化时

使用特权

评论回复 赏
6楼
dadong| | 2007-8-15 22:21 | 只看该作者

0应该加'号。

　　

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

liqz

3

主题

3

帖子

0

粉丝