21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 为什么会这样
返回列表 发新帖我要提问

为什么会这样

[复制链接]
1989|0
 楼主| zhulin 发表于 2007-6-5 15:28 | 显示全部楼层 |阅读模式
编译, Quartus, Synplify, UART, 代码
我用QUARTUS编译不会报错，但是用synplify编译会报语法错，并且出错的代码是IP&nbsp;Core。<br />Quartus是6.1版，synplify是8.0版<br />混合编译，报错的全是verilog代码
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部