有一个逻辑问题请教各位

1万 · 2007-6-23 13:11

现想使用CPLD+MCU测量一个方波的周期，大概电路如下：

输入A为一个32Hz的方波，这个是被测量的信号
输入B是一个MCU发出的单脉冲，这个是测量的启动信号，可以是高电平脉冲也可以是低电平脉冲，宽度可以在微妙至毫秒级
输入C是一个标准的1Mhz的时钟源，作为计数器的时钟信号

输出D的产生为：当B的后沿结束后，在D上与A同步的产生一个与A相同周期的单脉冲，由这个信号作为计数器的闸门控制信号
输出E的产生为：在B信号的后沿至D信号的后沿期间为低，其余事件为高

对CPLD略微粗懂，向各位请教。使用ALTERA的7128，最好是图形方式或者VHDL。

谢谢！