发新帖我要提问
返回列表
打印

vhdl中对器件不用的引脚如何处理？

[复制链接]
2707|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lj1978|  楼主 | 2007-7-4 10:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 器件, 引脚, COM, component
在vhdl调用component，但是只需要到该component的少量输出，那么在分配引脚时对该component的其余输出脚如何处理？
如：
xxx：port map (xx1=>yy1,xx2=>yy2,xx3=>yy3,xx4=>yy4,...)
如果我只需要xx1那其余的怎么写呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
XZL| | 2007-7-4 17:22 | 只看该作者

输出引脚不用管

输入引脚==0或==1

使用特权

评论回复 赏
板凳
无名小辈| | 2007-7-4 20:21 | 只看该作者

爱

zyqbjshi@sogou.com

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lj1978

9

主题

18

帖子

0

粉丝