发新帖我要提问
返回列表
打印

关于cpld做分频器的问题

[复制链接]
1896|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
YEQINGCHI|  楼主 | 2007-7-17 09:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 分频器, 电平, 时钟, COM
各位高手好：我想用cpld（vhdl语言）做个分频器，分频系数是可变的（用单片机或dsp的数据总线置数），让它输出方波（分频系数n为奇数 前（n-1）/2个时钟为低电平，后边的为高电平。n为偶数时，前n/2个时钟为低电平，后边的为高电平）。 哪位高手有这样的例程。还望不吝赐教。谢谢。我的邮箱：yeqingchi@163.com                                   
                                              07.07.17

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

YEQINGCHI

15

主题

32

帖子

0

粉丝