发新帖我要提问
123下一页
返回列表
打印
[ISE]

Xilinx ISE 12.4的简单应用

[复制链接]
5475|59
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
梅花望青竹|  楼主 | 2013-7-24 23:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, se, 软件, XilinxISE, ise软件
1、双击桌面Xilinx ISE图标，如下图所示，启动ISE软件。

2、打开软件界面如下图所示：


使用特权

评论回复 赏

相关下载

相关帖子
沙发
梅花望青竹|  楼主 | 2013-7-24 23:24 | 只看该作者
3、开始新建一个工程，点击【File—NewProject…】或【NewProject…】使用向导创建工程，如下图所示：

在该界面输入工程名、选择工程存放路径、选择顶层模块类型，其中顶层模块类型有硬件描述语言（HDL）、原理图（Schematic）、SynplifyPro默认生成的网表文件（EDIF）、Xilinx IP Core和XST生成的网表文件（NGC/NGO）这四种选项，这里我们使用Verilog模块作为顶层输入，所以选HDL。点击【Next】。

使用特权

评论回复 赏
板凳
梅花望青竹|  楼主 | 2013-7-24 23:24 | 只看该作者
4、接下来是所选用芯片的一些属性设置，开发板用到的是Spartan3E系列的XC3S400-PQ208的芯片，请按如下图所示设置：


使用特权

评论回复 赏
地板
梅花望青竹|  楼主 | 2013-7-24 23:24 | 只看该作者
5、最后向导会将前面的选择以列表的方式显示出来，如果有选错或者设置不对的地方可以返回进行修改，修改好后点击【Finish】按钮结束向导


使用特权

评论回复 赏
5楼
梅花望青竹|  楼主 | 2013-7-24 23:24 | 只看该作者
6、这里我们创建了一个空的工程，该工程尚不包含任何源文件和管脚约束，如下图所示，请保存该工程，下面我们将基于这个公的工程来进行学习和操作。

接下来，需要创建一个Verilog源码文件，可以用任何的文本编辑器来进行输入，输入完毕后保存为led_c.v,位置放在上面创建的工程路径下。
注意：也可以从配套光盘里面直接拷贝到工程路径下

使用特权

评论回复 赏
6楼
梅花望青竹|  楼主 | 2013-7-24 23:25 | 只看该作者
7、 接下来，我们要把编好的led_c.v文件添加到前面创建的空的工程里面，回到从前创建的工程或者打开保存的led_c.xise工程，在工程主芯片的名称上右键选择【Add Source…】，如下图所示：


使用特权

评论回复 赏
7楼
梅花望青竹|  楼主 | 2013-7-24 23:25 | 只看该作者
8、 选择前面编好的led_c.v文件，如下图所示：


使用特权

评论回复 赏
8楼
梅花望青竹|  楼主 | 2013-7-24 23:25 | 只看该作者
9、 导入文件出现如下图所示对话框，点击【OK】添加文件。


使用特权

评论回复 赏
9楼
梅花望青竹|  楼主 | 2013-7-24 23:25 | 只看该作者
10、添加led_c.v文件后，ISE如下图所示：


使用特权

评论回复 赏
10楼
梅花望青竹|  楼主 | 2013-7-24 23:26 | 只看该作者
11、创建管脚约束文件。
在源代码窗口中单击右键，在弹出的菜单中选择New Source，然后选择 ，输入文件名，点击【Next】。在弹出的窗口确认信息无误后点击【Finish】。


使用特权

评论回复 赏
11楼
梅花望青竹|  楼主 | 2013-7-24 23:27 | 只看该作者

软件会自动打开约束文件编辑窗口，输入以下代码，点击保存。


使用特权

评论回复 赏
12楼
梅花望青竹|  楼主 | 2013-7-24 23:27 | 只看该作者
2、回到ISE 主窗口， 展开ISE 窗口左边中部的 可以看到，如下图所示：

使用特权

评论回复 赏
13楼
梅花望青竹|  楼主 | 2013-7-24 23:27 | 只看该作者
13、在上点右键选择属性Properties…设置，如下图所示：


使用特权

评论回复 赏
14楼
梅花望青竹|  楼主 | 2013-7-24 23:27 | 只看该作者
14、打开属性设置窗口，大部分按默认设置即可，找到左边的第二项，将其右侧对应的设置由默认的Pull down 改为Float，如下图所示，设置好此项后点击 OK 按钮确认退出：


使用特权

评论回复 赏
15楼
梅花望青竹|  楼主 | 2013-7-24 23:28 | 只看该作者
15、回到ISE 左侧中部的，展开可以看到其子项，该项功能为将编译好的文件下载到CPLD/FPGA 芯片内部，双击该项，ISE 将对工程进行编译综合，如下图所示：


使用特权

评论回复 赏
16楼
梅花望青竹|  楼主 | 2013-7-24 23:28 | 只看该作者
16、编译完成后弹出ISE IMPACT 下载窗口，如下图所示。


使用特权

评论回复 赏
17楼
梅花望青竹|  楼主 | 2013-7-24 23:28 | 只看该作者
17、在下载窗口点击 或【Eidt---àLaunch Wizard】弹出如下所示的图，点击【OK】进行自动JTAG扫描。


使用特权

评论回复 赏
18楼
梅花望青竹|  楼主 | 2013-7-24 23:28 | 只看该作者
18、如下窗口，是否继续分配配置文件，点击【YES】。


使用特权

评论回复 赏
19楼
梅花望青竹|  楼主 | 2013-7-24 23:29 | 只看该作者
19、弹出分配Flash配置文件的窗口，如图所示。因为这个配置文件需要后面生成，所以关闭这个窗口。


使用特权

评论回复 赏
20楼
梅花望青竹|  楼主 | 2013-7-24 23:29 | 只看该作者
20、接下来会弹出配置FPGA 芯片的窗口，可以看到工程目录下已经自动生成了名为led­_c.bit 的配置文件，也
就是我们常说的烧录文件，这里添加这个led_c.bit 文件，如下图所示：


使用特权

评论回复 赏
下一页 »
123下一页
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

梅花望青竹

98

主题

2589

帖子

7

粉丝