发新帖我要提问
返回列表
打印

关于延时问题（VHDL）

[复制链接]
2075|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
acmilann|  楼主 | 2007-8-5 22:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, FPGA, PGA, 信号
问一下各位大侠：在FPGA中一个信号经过一个门出去，和经过10个门出去的延时是不是一样？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
PLAYFPGA| | 2007-8-8 08:40 | 只看该作者

当然不一样

使用特权

评论回复 赏
板凳
wzg518| | 2007-8-8 17:09 | 只看该作者

呵呵

使用特权

评论回复 赏
地板
renxupeng| | 2007-8-14 10:12 | 只看该作者

呵呵

使用特权

评论回复 赏
5楼
水天一色| | 2007-8-21 16:09 | 只看该作者

不一样的

不过如果你打算用N个非门连接来做延迟的话，会被软件优化掉的....

使用特权

评论回复 赏
6楼
hujingzhao| | 2007-8-29 20:14 | 只看该作者

呵呵

使用特权

评论回复 赏
7楼
susulee| | 2007-8-29 21:47 | 只看该作者

也有用多少也不会被延时的宏

有的FPGA器件有可以不被优化的延时宏

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

acmilann

11

主题

123

帖子

0

粉丝