发新帖我要提问
返回列表
打印

请教关于FPGA的一个问题。

[复制链接]
1306|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
弄月书生|  楼主 | 2007-8-6 15:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 组件, 信号, 芯片, 编译
我用VHDL写了个组件 软件模拟没任何问题，于是我假如项目中编译成代码下载到芯片中 ，不行。于是将其中的一些内部信号引到引脚上，发现各信号正常，组件也正常工作。于是再将引出来的测试信号去掉， 恢复到原来的状态，编译后再下载到芯片中，发现组件又不能正常工作了。这是什么问题？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lhkjg| | 2007-8-6 15:30 | 只看该作者

你这个只能自己用排除的办法来解决你目前遇到的问题了

有可能是你在组件连级的时候出现问题，还有延时对你的程序有没有影响。我也只是知道个皮毛。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

弄月书生

10

主题

30

帖子

0

粉丝