21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › hi,我用verilog写的程序可否编译成一个库,让 ...
返回列表 发新帖我要提问

hi,我用verilog写的程序可否编译成一个库,让

[复制链接]
2902|2
 楼主| xzzczx 发表于 2007-8-25 16:43 | 显示全部楼层 |阅读模式
verilog, 编译, verilo, 代码
hi,我用verilog写的程序可否编译成一个库,让别人调用但看不到原代码?
回复

收藏 举报

相关帖子
pearcaoer 发表于 2007-8-27 13:04 | 显示全部楼层

给综合后的代码就可以了

  
回复

收藏 举报

PLAYFPGA 发表于 2007-8-27 18:04 | 显示全部楼层

1

综合后生成的.pof或者.sof文件？别的文件可以直接调用这个文件里的函数？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xzzczx

1

主题

1

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部