发新帖我要提问
返回列表
打印

VHDL的敏感信号默认的电平触发

[复制链接]
2487|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
duanjingna|  楼主 | 2007-8-27 12:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 信号, 触发, 电平
大家好！有谁能告诉我VHDL的敏感信号默认的电平触发是什么？？高电平还是低电平？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
waotang| | 2007-8-27 14:13 | 只看该作者

跳变

出发条件是
信号出现跳变

使用特权

评论回复 赏
板凳
duanjingna|  楼主 | 2007-8-27 14:35 | 只看该作者

？？

不是，你说的跳变是边沿触发，我问的是它出现高电平时触发还是低电平时触发？？这个是电平出发，是不是没有呀？

使用特权

评论回复 赏
地板
风中De舞者| | 2007-8-27 15:27 | 只看该作者

那你直接写

那你直接写
if clk=1 then
...
不就行了

使用特权

评论回复 赏
5楼
waotang| | 2007-8-28 09:09 | 只看该作者

什么触发都是出现跳变

的时候

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

duanjingna

11

主题

31

帖子

0

粉丝