21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › VHDL的敏感信号默认的电平触发
返回列表 发新帖我要提问

VHDL的敏感信号默认的电平触发

[复制链接]
3395|4
 楼主| duanjingna 发表于 2007-8-27 12:09 | 显示全部楼层 |阅读模式
VHDL, 信号, 触发, 电平
大家好！有谁能告诉我VHDL的敏感信号默认的电平触发是什么？？高电平还是低电平？
回复

收藏 举报

相关帖子
waotang 发表于 2007-8-27 14:13 | 显示全部楼层

跳变

出发条件是<br />信号出现跳变
回复

收藏 举报

 楼主| duanjingna 发表于 2007-8-27 14:35 | 显示全部楼层

？？

不是，你说的跳变是边沿触发，我问的是它出现高电平时触发还是低电平时触发？？这个是电平出发，是不是没有呀？
回复

收藏 举报

风中De舞者 发表于 2007-8-27 15:27 | 显示全部楼层

那你直接写

那你直接写<br />if&nbsp;clk=1&nbsp;then<br />...<br />不就行了
回复

收藏 举报

waotang 发表于 2007-8-28 09:09 | 显示全部楼层

什么触发都是出现跳变

的时候
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

duanjingna

11

主题

31

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部