用CPLD做数据总线驱动是否可行？（见内）

只看该作者 · 2007-9-1 10:17

总线带的负载有点多，因此想让总线通过CPLD后进行一级驱动。呵呵，好像CPLDD的输出带
载能力很强。ALTERA公司的，现在的想法就是让总线过一下CPLD。用原理图实现时碰上麻烦
：输入和输出管脚都可以定义为双向的，但是怎么实现双向缓冲和驱动啊？通过WIREE连接
只能是单向的，两个反并联后，报错：“ERROR:BIDIR PINS" D0" FEEDS BIDIR
PINS"C24D0".本意是想让D0和C24D0直接相连的。用VHDL好像很简单定义双向IO，直接赋值
就成了，但是原理图怎么实现？谢谢大家。