发新帖我要提问
返回列表
打印

veriloghdl里 位数不同的两个变量怎么赋值 啊

[复制链接]
3553|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
_horse|  楼主 | 2007-9-19 17:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, verilog, VerilogHDL, verilo, hd
比如 取一个32位数的高10位 ，怎么取啊

使用特权

评论回复 赏

相关下载

相关帖子
沙发
cdzxx007| | 2007-9-19 21:24 | 只看该作者

寄存器变量可以直接取某一位或某一段

使用特权

评论回复 赏
板凳
_horse|  楼主 | 2007-9-19 21:24 | 只看该作者

谢谢 我明白了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

_horse

4

主题

61

帖子

0

粉丝