21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › veriloghdl里 位数不同的两个变量怎么赋值 啊 ...
返回列表 发新帖我要提问

veriloghdl里 位数不同的两个变量怎么赋值 啊

[复制链接]
4451|2
 楼主| _horse 发表于 2007-9-19 17:00 | 显示全部楼层 |阅读模式
HDL, verilog, VerilogHDL, verilo, hd
比如 取一个32位数的高10位 ，怎么取啊
回复

收藏 举报

相关帖子
cdzxx007 发表于 2007-9-19 21:24 | 显示全部楼层

寄存器变量可以直接取某一位或某一段

  
回复

收藏 举报

 楼主| _horse 发表于 2007-9-19 21:24 | 显示全部楼层

谢谢 我明白了

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

_horse

4

主题

61

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部