CY7C68013问题请教

只看该作者 · 2013-7-31 15:46

用CY7C68013A的slavefifo模式实现FPGA与PC之间通过USB口的数据传输时，将发送端口设为autoin，缓冲区为512*4，时，发现每次写入2048个数满flag都拉低，且持续很久，甚至有时不恢复。想问一下这是什么原因？
麻烦各位高手解答一下，谢谢了

只看该作者 · 2013-8-11 20:22

这和上位机控制有关，数据不取走数满flag就拉低。

只看该作者 · 2013-8-15 18:35

贴代码啊不然怎么分析？？