发新帖我要提问
返回列表
打印

Verilog编写的控制模块,有时候正常工作,有时无**常工作

[复制链接]
1545|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
CY0904030105|  楼主 | 2013-7-31 20:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
控制模块, verilog编写, 编译
用Verilog编写的控制模块,编译后能够正常工作,有时候没有任何修改再编译却不能正常工作,求解

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mhanchen| | 2013-7-31 20:26 | 只看该作者
正常，代码写的不规范每次综合后的电路都可能差异很大

使用特权

评论回复 赏
板凳
lwq030736| | 2013-8-1 10:25 | 只看该作者
时序约束不完整

使用特权

评论回复 赏
地板
CY0904030105|  楼主 | 2013-8-1 11:30 | 只看该作者
lwq030736 发表于 2013-8-1 10:25
时序约束不完整

时钟不高，就没进行时序约束

使用特权

评论回复 赏
5楼
CY0904030105|  楼主 | 2013-8-1 11:33 | 只看该作者
mhanchen 发表于 2013-7-31 20:26
正常，代码写的不规范每次综合后的电路都可能差异很大

请问，这种情况有什么好的办法解决了，希望高手给于指导，在此谢过了。

使用特权

评论回复 赏
6楼
Backkom80| | 2013-8-1 17:28 | 只看该作者
做时序约束

使用特权

评论回复 赏
7楼
mhanchen| | 2013-8-1 19:52 | 只看该作者
CY0904030105 发表于 2013-8-1 11:33
请问，这种情况有什么好的办法解决了，希望高手给于指导，在此谢过了。 ...

没看到你代码，也不好说，不过最起码的几点：1.主时钟要走全局时钟网络，经过DCM或者pll后再输出给其他模块；2.复位要统一成同步或者异步，不要混用，并且做好同步释放的处理；3.功能模块划分清楚，不相关的逻辑不要混在一起，包括一个模块中的组合逻辑和时序逻辑，都要分开。。。再具体的细节就只能看情况定了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

CY0904030105

66

主题

254

帖子

5

粉丝