发新帖我要提问
返回列表
打印

刚玩verilog编程，写条最简单的程序，却出现错误

[复制链接]
1755|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
21Embedded|  楼主 | 2007-9-26 09:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 编程, verilog编程, verilo
LOOK～～请教

使用特权

评论回复 赏

相关下载

相关帖子
沙发
风中De舞者| | 2007-9-26 09:28 | 只看该作者

我晕 顶层实体没有定义

使用特权

评论回复 赏
板凳
21Embedded|  楼主 | 2007-9-26 09:56 | 只看该作者

我知道他的意思

但不知 何叫顶层实体？
一向玩FPGA 都是用 画图的方式
玩了玩verilog，还真不知步骤，请指教
我的步骤是。。建项目，，建verilog文件，编程，编译，，出错

使用特权

评论回复 赏
地板
风中De舞者| | 2007-9-26 11:20 | 只看该作者

顶层就是位于最高层的设计

你可能这个实验叫ABC  其中三个文件A，B，C  其中A和B是用语言写的然后生成的模块  C是原理图把A和B连起来  这样C就是顶层实体  一般顶层实体的名字要和工程的名字相同

使用特权

评论回复 赏
5楼
21Embedded|  楼主 | 2007-9-26 11:35 | 只看该作者

多谢风中De舞者

继续实验实验

使用特权

评论回复 赏
6楼
yuyuedl| | 2007-12-8 09:21 | 只看该作者

verilog文件名、项目名、模块名应该一致的呀

使用特权

评论回复 赏
7楼
cuizj| | 2007-12-8 20:17 | 只看该作者

顶

使用特权

评论回复 赏
8楼
qiya_s| | 2007-12-12 21:42 | 只看该作者

RE

顶层文件就是，你的 最上层模块，一般和你的工程名字一致。

使用特权

评论回复 赏
9楼
jumitoo| | 2007-12-14 12:44 | 只看该作者

名字的问题

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21Embedded

8

主题

149

帖子

1

粉丝