打印

关于串入串出的问题

[复制链接]
1603|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
52wm|  楼主 | 2007-9-27 10:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
代码:
module shif (DATAin,clk,DATAout,EN);
        input        clk,DATAin,EN;
        output        DATAout;
        reg[7:0]        DATA;
        reg        DATAout,D;


always @ ( clk )
    begin
    if (( clk )&&( !EN ))
        D    <= DATAin;
        DATA    <= {D,DATA[7:1]};
        DATAout    <= DATA[0];
    end
endmodule

相关帖子

沙发
52wm|  楼主 | 2007-9-27 10:45 | 只看该作者

主要问题

主要问题是,数据刚从datain进去,就从dataout出来了

使用特权

评论回复
板凳
52wm|  楼主 | 2007-9-27 10:46 | 只看该作者

7位寄存器好象没有作用啊

7位寄存器好象没有作用啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

15

主题

162

帖子

5

粉丝